【技术实现步骤摘要】
本专利技术涉及具有形成在外部连接端子与内部电路区域之间的ESD保护元件的半 导体装置，该ESD保护元件用于保护形成在所述内部电路区域中的内部元件免受ESD破坏。
技术介绍
在具有MOS型晶体管的半导体装置中，作为用于防止来自外部连接用焊盘(PAD) 的静电对内部电路造成破坏的ESD保护元件，已知有所谓的截止晶体管(offtransistor)， 截止晶体管是将N型MOS晶体管的栅极电位固定为地(Vss)而设置为截止状态。为了防止内部电路元件的ESD破坏，重要之处在于将比例尽量大的静电脉冲引 入到截止晶体管中而不使其传播到内部电路元件，或者，在使速度快且电压大的静电脉冲 变化为速度慢且电压小的信号后进行传播。另外，截止晶体管与构成其他逻辑电路等内部电路的MOS型晶体管不同，需要流 过由临时引入的大量静电产生的电流，因此，截止晶体管大多被设定为几百微米级的较大 的晶体管宽度(W宽度)。因此，截止晶体管的占有面积大，特别对于较小的IC芯片而言，存在成为IC整体 的成本上升原因的问题。另外，截止晶体管大多采用将多个漏区、源区、栅极组合为梳形的方式，但由于采 用了组合多个...
【技术保护点】
１．一种半导体装置，其具有ＥＳＤ保护用Ｎ型ＭＯＳ晶体管，并具有沟槽分离区，所述ＥＳＤ保护用Ｎ型ＭＯＳ晶体管的漏区经由漏极延伸设置区与漏极接触区电连接，所述漏极延伸设置区沿着所述沟槽分离区的侧面和下表面设置，且由与所述漏区同一导电型的杂质扩散区形成，所述漏极接触区由与所述漏区同一导电型的杂质扩散区形成。
【技术特征摘要】
...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。