一种实现高电压集成CMOS器件的器件结构和制备方法技术

本发明专利技术涉及半导体器件制作技术领域，具体涉及一种实现高电压集成CMOS器件的器件结构和制备方法，本发明专利技术通过深沟槽刻蚀工艺形成一种CMOS器件结构，实现了在先进工艺下无法实现高压驱动晶体管的难题，利用深沟槽隔离工艺实现立体栅结构晶体管，在先进工艺下增加了晶体管的实际沟道长度和栅绝缘层厚度，从而使晶体管能够在较高电压下正常工作，增强其电压驱动能力。本发明专利技术利用深沟槽隔离工艺实现高压CMOS器件的方法兼容标准CMOS工艺，工艺步骤简单，成本较低，面积小，可实现先进CMOS工艺集成高电压驱动的功能。

【技术实现步骤摘要】

本专利技术涉及半导体器件制作
，具体涉及一种实现CMOS器件集成高电压驱动的方法。
技术介绍
随着集成电路持续向高速度、低功耗、低电压方向的发展，对集成电路的要求越来越高，同时也不断推动着集成电路工艺技术的迅速发展，目前先进的硅CMOS集成工艺已进入28纳米和14纳米领域，并逐渐走向10纳米等更先进的工艺尺寸。随着工艺尺寸不断缩小，栅绝缘层越来越薄，沟道越来越短，电源电压必须降低，否则晶体管就会因为电压过大导致击穿而失效。由于在电压降低时晶体管的电压驱动能力也在不断降低，通常情况下高压驱动晶体管很难在先进工艺下实现。例如，在40nm和28nm制程下，大多数的I/O均在2.5V或者3.3V电压下驱动，为了能够实现5V甚至更高的电压驱动，就必须额外增加另外一款独立的芯片，这对SoC(System-On-a-Chip)的趋势是一个挑战。因此，如何增加独立的芯片同时使CMOS晶体管有更高的驱动电压成为本领域技术人员面临的一大难题。
技术实现思路
针对上述问题，本专利技术提出一种实现CMOS器件集成高电压驱动的方法，通过对栅极区进行深沟槽隔离工艺实现CMOS器件的高压驱动，该技术方案具体为：一种实现高电压集成CMOS器件的器件结构的制备方法，其中，所述方法包括：于外延层区域形成深沟槽；于深沟槽的底部和侧壁以及CMOS器件的上表面沉积一栅氧化层；沉积有栅氧化层的深沟槽中填充多晶硅，并同时于CMOS器件上表面的栅氧化层的表面沉积一多晶硅层；平坦化处理所述多晶硅层的上表面；于多晶硅层的平坦化后的上表面附着一多晶硅氧化层；进行源漏区的离子注入，形成源极和漏极；于栅极、源极和漏极形成金属引脚，形成CMOS器件。上述的实现CMOS器件的方法，其中，于外延层形成深沟槽的方法还包括：旋涂一光刻胶层覆盖所述衬底的上表面；以图案化的光刻胶为掩膜，刻蚀形成深沟槽。上述的实现CMOS器件的方法，其中，采用深反应离子刻蚀的方法形成所述深沟槽。上述的实现CMOS器件的方法，其中，所述于深沟槽的底部和侧壁以及CMOS器件的上表面沉积一栅氧化层的方法还包括：于深沟槽的底部和侧壁以及CMOS器件的上表面沉积一牺牲氧化层；去除所述牺牲氧化层；于深沟槽的底部和侧壁以及CMOS器件的上表面沉积一栅氧化层。上述的实现CMOS器件的方法，其中，根据电压的需要控制所述栅氧化层的厚度。上述的实现CMOS器件的方法，其中，采用化学机械抛光的方法平坦化所述多晶硅层的上表面。上述的实现CMOS器件的方法，其中，所述进行源漏区的离子注入，形成源极和漏极的方法还包括：旋涂一层光刻胶覆盖于所述衬底的上表面；以图案化的光刻胶为掩膜，离子注入形成源区和漏区。上述的实现CMOS器件的方法，其中，所述于栅极、源极和漏极形成金属引脚，形成CMOS器件的方法还包括：于所述衬底的上表面覆盖一绝缘隔离层；刻蚀去除所述源区、漏区和栅极区上方的部分绝缘隔离层形成若干开口；于所述开口内填充金属，以形成欧姆接触；沉积一金属于所述填充金属的上表面，形成若干衬垫，以将所述源极、栅极、漏极电性引出，形成CMOS器件。上述的实现CMOS器件的方法，其中，所述平坦化所述多晶硅层的上表面的步骤还包括：去除所述衬底上表面的多晶硅以及所述深沟槽中高于所述衬底上表面部分的多晶硅。一种实现高电压集成CMOS器件的器件结构，其中，所述结构包括：衬底，设置有深沟槽结构，且于所述深沟槽结构的两侧设置有源区；多晶硅栅，充满所述深沟槽结构；栅氧化层，设置在所述多晶硅栅与所述衬底之间，以将所述衬底与所述多晶硅栅以及源区绝缘；绝缘层，覆盖所述衬底、栅绝缘层和多晶硅栅的上表面；多个金属引脚，设置于所述绝缘层之上，且分别位于所述有源区和所述多晶硅栅上方，以将栅极、源极区和漏极区电性引出。上述的器件结构，其中，所述深沟槽的深度大于所述源区的深度。上述的器件结构，其中，所述绝缘层上设置有若干开口，所述开口位于栅极区、源极区和漏极区上方的绝缘层。上述的器件结构，其中，所述开口内填充金属，以形成欧姆连接。上述的器件结构，其中，所述金属与所述金属引脚紧密贴合。本专利技术具有的优点以及利用本专利技术达到的有益效果：本专利技术通过深沟槽隔离工艺实现CMOS器件在高压下驱动，有效克服了在先进工艺下无法实现高压驱动的晶体管的难题，在先进工艺下增加了晶体管的实际沟道长度和栅绝缘层厚度，从而使晶体管能够在较高电压下正常工作，增强其电压驱动能力。附图说明通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明及其特征、外形和优点将会变得更明显。在全部附图中相同的标记指示相同的部分。并未刻意按照比例绘制附图，重点在于示出本专利技术的主旨。图1为本专利技术制作CMOS器件的流程图；图2为本专利技术一实施例中提供的衬底上旋涂一光刻胶层的结构示意图；图3为本专利技术一实施例中于外延层区域形成深沟槽的结构示意图；图4是本专利技术一实施例中覆盖一栅氧化层于衬底的上表面及深沟槽的侧壁和底部的结构示意图；图5是本专利技术一实施例中沉积多晶硅层于栅氧化层上表面并填充深沟槽的结构示意图；图6是本专利技术一实施例中平坦化多晶硅层后结构示意图；图7是本专利技术一实施例中附着一多晶硅氧化层于衬底及深沟槽表面后结构示意图；图8是本专利技术一实施例中于多晶硅氧化层表面旋涂一层光刻胶并图案化后的结构示意图；图9是本专利技术一实施例中于源区、漏区离子注入后结构示意图；图10是本专利技术一实施例中欧姆连接并于源极、漏极和栅极形成金属衬垫后结构示意图。具体实施方式参见图1所示结构示意图，本专利技术提供一种实现高电压集成CMOS器件的器件结构的制备方法，首先，通过刻蚀工艺在外延层区域形成深沟槽；继续于深沟槽的底部和侧壁以及CMOS器件的上表面沉积一栅氧化层；继续沉积有栅氧化层的深沟槽中填充多晶硅，并同时于CMOS器件上表面的栅氧化层的表面沉积一多晶硅层；继续平坦化处理所述多晶硅层的上表面；继续于多晶硅层的平坦化后的上表面附着一多晶硅氧化层；继续进行源漏区的离子注入，形成源极和漏极；最后，于栅极、源极和漏极形成金属引脚，形成CMOS器件。作为本专利技术一个优选实施例，于外延层形成深沟槽的方法还包括：旋涂本文档来自技高网...

【技术保护点】
一种实现高电压集成CMOS器件的制备方法，其特征在于，所述方法包括：于外延层区域形成深沟槽；于深沟槽的底部和侧壁以及CMOS器件的上表面沉积一栅氧化层；沉积有栅氧化层的深沟槽中填充多晶硅，并同时于CMOS器件上表面的栅氧化层的表面沉积一多晶硅层；平坦化处理所述多晶硅层的上表面；于多晶硅层的平坦化后的上表面附着一多晶硅氧化层；进行源漏区的离子注入，形成源极和漏极；于栅极、源极和漏极形成金属引脚，形成CMOS器件。

【技术特征摘要】
1.一种实现高电压集成CMOS器件的制备方法，其特征在于，
所述方法包括：
于外延层区域形成深沟槽；
于深沟槽的底部和侧壁以及CMOS器件的上表面沉积一栅氧化
层；
沉积有栅氧化层的深沟槽中填充多晶硅，并同时于CMOS器件
上表面的栅氧化层的表面沉积一多晶硅层；
平坦化处理所述多晶硅层的上表面；
于多晶硅层的平坦化后的上表面附着一多晶硅氧化层；
进行源漏区的离子注入，形成源极和漏极；
于栅极、源极和漏极形成金属引脚，形成CMOS器件。
2.如权利要求1所述的实现CMOS器件的方法，其特征在于，
于外延层形成深沟槽的方法还包括：
旋涂一光刻胶层覆盖所述衬底的上表面；
以图案化的光刻胶为掩膜，刻蚀形成深沟槽。
3.如权利要求2所述的实现CMOS器件的方法，其特征在于，
采用深反应离子刻蚀的方法形成所述深沟槽。
4.如权利要求1所述的实现CMOS器件的方法，其特征在于，
所述于深沟槽的底部和侧壁以及CMOS器件的上表面沉积一栅氧化
层的方法还包括：
于深沟槽的底部和侧壁以及CMOS器件的上表面沉积一牺牲氧
化层；
去除所述牺牲氧化层；
于深沟槽的底部和侧壁以及CMOS器件的上表面沉积一栅氧化
层。
5.如权利要求4所述的实现CMOS器件的方法，其特征在于，
根据电压的需要控制所述栅氧化层的厚度。
6.如权利要求1所述的实现CMOS器件的方法，其特征在于，
采用化学机械抛光的方法平坦化所述多晶硅层的上表面。
7.如权利要求1所述的实现CMOS器件的方法，其特征在于，
所述进行源漏区的离子注入，形成源极和漏极的方法还包括：
旋涂一层光刻胶覆盖于所述衬底的上表面；
以图案化的光刻胶为掩膜，离子注...

【专利技术属性】
技术研发人员：景蔚亮，陈邦明，
申请(专利权)人：上海新储集成电路有限公司，
类型：发明
国别省市：上海;31