用于页复制操作的可纠错的非易失性存储器及其方法技术

公开了一种在页复制操作过程中具有错误检测和校正功能的NAND闪存。该NAND闪存可以防止从源页转录错误位到一个复制页。本发明专利技术闪存的实施例包括一个用于校正存储在页缓冲器中源数据的位错误的校正电路，一个配置得适于提供源数据到校正电路以及提供校正数据到页缓冲器的电路，和一个配置得适于复制源数据到页缓冲器、并将校正数据从页缓冲器存储到另一个页的复制电路。

【技术实现步骤摘要】
本申请是申请日为2004年4月5日、申请号为200410047759. 1、专利技术名称为“”的专利技术专利申请的分案申请。
本专利技术一般涉及非易失性闪存，更具体地，涉及具有错误校正功能的用于可靠的 页复制操作的闪存及其操作方法。
技术介绍
闪存一般应用于用于移动通信，游戏设置，等等中使用的电子设备的大容量存储 子系统中。这种子系统通常实现为能够插到多主机系统中的可移动存储卡或实现为主机系 统内不可移动的嵌入式存储器。在两种实现中，该子系统包括一个或多个快闪设备并且通 常还包括一个子系统控制器。闪存是由一个或更多个晶体管单元阵列组成，每个单元能够非易失性地存储一个 或更多位的数据。因此，闪存不需要电源来保持其中被编程的数据。然而一旦被编程，一个 单元在能够用新的数据值重新编程之前必须进行擦除。这些单元阵列被划分成组用于提供 读、编程和擦除功能的有效实现。用于大容量存储器的典型的闪存结构是将大的单元组排 列到可擦除块中。每个块进一步被划分成一个或更多个作为读和编程功能的基本单元的可 寻址扇区。闪存基本上具有它们自己的读，写(或编程)，和擦除功能操作。闪存进一步扩展 它们的职能来执行页复制操作(或复录操作)。该页复制操作是将存储在一个分配了特定 地址的页中的数据录制到分配了另一个地址的另一个页中。在页复制过程中，存储在特定 地址页中的数据被转移到一个页缓冲器，然后保留在页缓冲器中的数据被写到分配了另一 个地址的另一个页中，该过程通过一个编程过程完成而不用从闪存中读出该数据。该页复 制功能不需要读出要被写入的数据和从闪存的外部源下载要被写入的数据，其有利于提高 与子系统控制器结合的系统数据速度。然而，不幸的是，可能发生被复制和被写的页本身具有错误位的情况。如图1中所 示，假设页PG4被复制而页P&1-3被写入，每一页都具有一个错误位，存储在页PG4中的数 据被转移到页缓冲器10然后从页缓冲器10写到页P&1-3中。作为页复制操作的结果，页 PGn-3中包括两个错误位。因为多数的用作卡型存储器中的子系统控制器的闪存控制器通 常仅仅设计用于校正页中一位的错误，这种一页中两位的错误在磁带复录操作完成后可能 不能被纠正。虽然闪存控制器可以被装备得具有处理甚至每页具有两位的错误的错误校正功 能，但它将使电路结构变得非常复杂并降低存储控制系统的操作效率。本专利技术的实施例致力于解决现有技术的这些和其他局限性。
技术实现思路
本专利技术的实施例提供了一种能够通过页复制操作保持数据完整的非易失性存储 器，以及其方法。这样的非易失性存储器在页复制操作过程中能防止错误位的录制。根据本专利技术的一个方面，一种非易失性存储器包括存储数据的多个页；页缓冲 器，用于通过页暂时存储数据；一个电路(circuit)，用于校正所述多个页的特定一页中源 数据的位错误；线路(circuitry)，被配置得适于提供源数据到所述电路以及用于从所述 电路提供改正数据到页缓冲器；复制电路，配置得适于将源数据复制到页缓冲器并且将改 正数据从页缓冲器存储到另一个页。该电路从源数据产生新的校验位并且比较该新校验位与旧校验位。此外，该设备 包括一个用于产生组成源数据的一个字节的位的列校验位的电路；以及一个用于产生源数 据的字节的行校验位的电路。在实施例中，一种非易失性存储器包括由用于存储数据的多个页组成的一个数 据域；第一电路，其配置得适于将第一校验位存储到数据域的预定区域中，该第一校验位在 页的编程操作过程中被产生；页缓冲器，用于通过页暂时存储数据；第二电路，其配置得适 于将存储在所述多个页的特定一页中的源数据复制到页缓冲器中；第三电路，其配置得适 于从存储在页缓冲器中的源数据产生第二校验位；以及第四电路，其配置得适于响应于第 一校验位和第二校验位的比较结果将源数据的改正数据转移到页缓冲器。进一步包括一个 用于将保留在页缓冲器中的改正数据存储到所述多个页的另外一页中的第五电路。在实施例中，一种将特定页的源数据转移到具有通过页暂存数据的页缓冲器的非 易失性存储器中的另一页的方法，该源数据包含旧校验位，该方法包括下面步骤存储源数 据到页缓冲器；从存储在页缓冲器中的源数据产生新校验位；比较该旧校验位与该新校验 位；响应于比较结果创建源数据的修改后的数据；以及通过页缓冲器将修改后的数据移动 到另一个页。根据该实施例，可以通过存储器外部的比较结果通知一个错误状况。在该实施例中，一种非易失性存储器包括由存储数据的多个页组成的一个数据 存储域；页缓冲器，用于存储所述多个页的特定一页的数据，其与该数据存储域相连；以及 与页缓冲器相连的错误校正电路包括一个位错误检测器，其配置得适于检测特定页的数 据的一个位错误；以及一个位错误校正器，其配置得适于修改位错误。该位错误检测器包 括一个用于从存储在页缓冲器中的数据创建新校验位的校验位产生器；以及一个用于通 过比较数据的新校验位和旧校验位而产生错误地址信息的比较器。位错误校正器通过参照该错误地址信息来校正数据并将修改后的数据传送到页 缓冲器。该转换后的数据被转录到特定页和另一个页中。以下通过结合附图对示范性实施例的详细描述本专利技术将被更好地理解。附图说明通过对本专利技术优选实施例的更详细的描述本专利技术的上述以及其他特征和优点将 会更加明显，如附图中所示的同一附图标记指示所有不同视图的同一部分。附图不必要由 比例决定，而是设置用于强调本专利技术的原理图1是显示了一个传统的与非(NAND)闪存设备中页复制备份特征的框图。图2是显示了根据本专利技术的实施例具有错误校正的页复制备份特征的框图。图3是显示了根据本专利技术的实施例一个错误校正电路的框图。图4是显示了用于在页缓冲器和图3的错误校正电路之间执行数据传输的门电路 的电路图。图5是在页缓冲器和图3的错误校正电路之间数据传输的时序图。图6是显示了根据本专利技术的实施例产生列和行校验位的程序的表格。图7是显示了用于产生图6所示的列校验位的电路的电路图。图8是显示了用于产生图6所示的行校验位的电路的电路图。图9是在页缓冲器与错误校正电路之间的数据传输中使用的信号的时序图。具体实施方式将被理解的是优选实施例的描述仅仅是说明性的而并不是用于限定意义的。在下 面的详细描述中，许多具体细节被说明用于提供对本专利技术更彻底的理解。然而，显而易见的 是，即使没有这些具体细节对于本领域的技术人员而言本专利技术也是可以被实施的。应用于本专利技术的闪存被体现在一 NAND闪存上，适于嵌入在便携式电子设备中例 如集成电路卡，其中许多的存储单元以串的模式被排列，这些串耦合到以行和列的矩阵布 置的多个字线和位线。根据本专利技术的实施例NAND闪存具有一个被分为由地址指定的多个页的存储单元 阵列。每一页由耦合到一个字线和一个个地耦合到多个位线的数个存储单元构成。该页是 读和写的单位。根据本专利技术的实施例NAND闪存被设计用于执行如下功能操作，例如擦除以删除 存储在存储单元中的数据，编程以在存储单元中写数据，从存储器中读出数据(也就是，一 个读出操作)，在完成擦除和编程后验证以检查存储单元状态，以及页复制以不使用读出操 作而将一页中的数据录制到另一页中。根据本专利技术的实施例NAND闪存包括一个用于暂时存储在编程，读出或页复制操 作过程中要从存储单元读出的或从本文档来自技高网...

【技术保护点】
一种在存储器系统中将第一位置的源数据转移到第二位置的方法，所述存储器系统包括含有存储单元阵列和缓冲器的非易失性存储器，该方法包括：将存储单元阵列的第一位置的源数据存储到缓冲器中；检测存储在缓冲器中的源数据的位错误；当检测到位错误时校正该位错误；以及在所述校正之后，将校正后的源数据复制到存储单元阵列的第二位置。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：李真烨，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：KR