用于模拟每单元单个位的ＮＡＮＤ闪存的每单元多个位的ＮＡＮＤ闪存的控制器制造技术

一种用于模拟每单元单个位的ＮＡＮＤ闪存器件的每单元多个位的ＮＡＮＤ闪存器件的控制器。该控制器可以包括：主机ＮＡＮＤ接口，用于从ＮＡＮＤ主机设备接收主机数据；以及数据集合器，用于将主机数据与补充数据集合，由此创建可被存储在ＮＡＮＤ闪存器件的ＮＡＮＤ闪存单元的阵列的器件页中的器件数据。在创建器件数据后，控制器将器件数据写入ＮＡＮＤ闪存单元的器件页中。该控制器还包括数据解析器，用于当控制器执行数据读取操作时，从器件数据解析主机数据。如需要，控制器使用数据解析器以在控制器执行数据写入操作时，从器件数据解析补充数据。

【技术实现步骤摘要】
【国外来华专利技术】
本公开一般涉及闪存器件，并更具体地涉及通过一种类型的NAND闪存器件(例如 每单元多个位(Multiple Bit per Cell) ( “MBC”)闪存器件)来模拟另一类型的NAND闪 存器件(例如每单元单个位(Single Bit per Cell) ( “SBC”)闪存器件)。
技术介绍
多年来已知闪存器件、一种非易失存储器器件。闪存器件包括存储器单元的阵列， 其中每个存储器单元由通常具有浮置栅极区、漏极区和源极区的半导体晶体管来实现。存 储器单元可以具有通过控制在浮置栅极内存储的电荷量来实现的两个或更多不同的状态。 即，每个状态与存储在浮置栅极内的不同电荷量相关。为了实际使用存储器单元，其每个状 态与二进制值相关。一种闪存器件是基于公知为“每单元单个位”(SBC)的技术的，其意味着SBC存储 器器件中的每个存储器单元存储一位。每单元存储一位意味着该单元被配置为处于(即存 储)两种可能状态之一。通常，该单元的一个状态与存储在该单元的浮置栅极中的零电荷 相关。该状态是该单元的“未写入”状态，并且通常这表示二进制数字“1”。该单元的另一 状态通常与浮置栅极中的某些负电荷量相关。该状态是该单元的“已写入”状态，并且通常 这表示二进制数字“0”。浮置栅极中的负电荷的存在导致该单元的晶体管的阈值电压增加， 以及由此，必须被施加到晶体管的控制栅极以便致使晶体管导电的电压增加。闪存器件能够执行三种操作向存储器单元中写(由于历史原因，经常称作“编 程”)数据、从存储器单元读数据、以及从存储器单元擦除数据。这些操作由外部主机设备 发起，但是由控制器本地处理。向存储器单元中写二进制数字(即“0”或“1”)涉及改变晶 体管的浮置栅极中的电荷以由此改变该单元的阈值电压。读取存储在存储器单元中的二进 制数字涉及检查该单元的阈值电压的电平-如果阈值电压处于较高状态，则将位值译为逻 辑值“0”。但是，如果阈值电压处于较低状态，则将位值译为逻辑值“1”。实际上，不需要准 确地读取该单元的阈值电压。而是，正确地标识该单元当前处于两个状态中的哪一个状态 就足够了。为了实现这点，必须将单元的阈值电压与其值在两个状态之间的参考电压相比 较，并确定该单元的阈值电压是在参考值以下还是以上。对于许多种闪存，例如NAND闪存，不能在各个存储器单元上进行写和擦除操作， 而是，在各组存储器单元上进行这些操作。在“页”上进行写操作，“页”相对小(对于NAND 闪存器件来说，通常是512字节、2K字节或者4K字节)，而在“块”上进行擦除操作，“块”大 于页(对于NAND闪存器件来说，通常是32K字节或128K字节)。另一种闪存器件是基于公知为“每单元多个位”(MBC)的技术。在MBC存储器器件 中，每个存储器单元存储N位(N≥ 2)，这意味着MBC存储器单元被配置为存储状态。 例如，存储2位的存储器单元存储四个状态，其每个与四个二进制值“00”、“01”、“10”、“11”之一相关。由于单元的状态由该单元的阈值电压表示，因此存储两位的MBC单元支持该单元 的阈值电压的四个不同范围。对于SBC单元，MBC单元的每个状态实际上是一个电压范围 而不是单个电压。当读取单元的内容(即所存储的二进制值)时，该单元的阈值电压必须 与校正电压范围正确地相关。例如在Harari的美国专利No. 5434825中讨论了 MBC快闪器 件。当最初构思闪存技术的概念时，MBC NAND快闪器件相对不成熟，而SBC器件很普 遍。因此，利用闪存技术的主机的传统设计是面向SBC的，这导致其与MBC器件不兼容。因 此，即使MBC NAND技术已经成熟、比SBC器件更具成本效率(至少在每美元的兆字节方面) 并已经在市场上可获得，但是基于MBC的NAND器件也不能由符合SBC的主机设备使用，这 阻止了 MBC技术的进一步发展，即使MBC器件比SBC器件提供了每个相同物理区域的更多 存储容量。即使包含使用每单元的相同数量的位来存储数据的存储器单元，如果存储器件 是由不同的存储器厂商供应的，因为不存在对于NAND接口的标准，并且不同的厂商可以并 且确实使用不同种类的NAND接口，因此也可能存在其他的技术不匹配。克服此兼容性问题(即，使得MBC快闪器件和符合SBC的主机能够彼此交互)并 不容易，因为SBC器件和MBC器件在几个技术方面中本质不同。例如，SBC器件和MBC器件 利用不同大小的数据页和数据块。另外，因为SBC单元的两个状态之间的电压间隔(“误差 余量”)大于在MBC的每两个相邻状态之间存在的误差余量，因此SBC单元提供了更高水平 的可靠性，由于此原因，通常使用SBC单元来引导(boot)计算机系统。为了补偿其相对低 的可靠性，MBC器件使用更强的误差校正方案，例如更强的纠错码(ECC)。随着SBC闪存器件提供了更高的可靠性和更快的响应性，已经做出努力来将SBC 的能力与MBC组合。但是，这些努力指向仅改善MBC闪存器件的特定技术方面。一些现有 技术致力于引导方面，即其提供在MBC闪存器件中的特定区域中存储初始化(即引导)程 序，以获得与由“真正的” SBC技术提供的可靠性类似的引导可靠性。其他现有技术致力于 可靠性方面，并提供了更强的误差校正机制。其他现有技术致力于响应速度方面并允许在 MBC器件中专用和使用SLC缓存，等等。但是，现有技术未教导将SBC数据写入MBC闪存器 件中作为常规MBC数据，或者从MBC数据中读取SBC数据。
技术实现思路
结合意为示例和图示而非在范围上限制的系统、工具和方法来描述和图示以下示 例实施例及其方面。作为本公开的一部分，提供了一种用于将主机数据写入到闪存器件中的方法，该 方法包括通过闪存器件的控制器从主机设备接收写指令，用于将主机数据写入被分组成 单独可写的器件页的NAND闪存单元阵列中。控制器可以将主机数据与补充数据集合，由此 创建可存储在所述器件页中的一个或多个中的器件数据，然后将所述器件数据写入所述器 件页中的一个或多个中。作为本公开的一部分，提供了一种用于从闪存器件读取主机数据的方法，该方法 包括步骤从主机设备接收读指令，用于从被分组成单独可读的器件页的NAND闪存单元的 阵列中读取主机数据，所述主机数据是被存储在器件页中的器件数据的一部分；从所述器 件数据解析所述主机数据；以及将解析的主机数据发送到主机设备。作为本公开的一部分，提供了一种执行用于从闪存器件擦除主机数据的擦除指令 的方法，该方法包括步骤从主机设备接收擦除指令，用于从被分组成可单独擦除的器件块 的NAND闪存单元的阵列中擦除主机数据，所述主机数据是被存储在器件块中的器件数据 的一部分；将所述主机数据标记为被擦除；以及向主机设备发送主机数据已经被擦除的消 息。该方法还可以包括实际擦除包含主机数据的器件块的步骤。作为本公开的一部分，提供了一种用于闪存器件的控制器，其实现写入、读取和擦 除方法。该控制器可以包括主机NAND接口，用于从NAND主机设备接收主机数据；以及数 据集合器，用于将主机数据与补充数据集合，由此创建器件数据。该控制器可以将器件数据 写入与闪存器件相关的NAND闪存单元的阵列的器件页中。该控制器还包括数据解析器，用 于当控制器执行数据写入操作时，本文档来自技高网...

【技术保护点】
一种将主机数据写入闪存器件中的方法，该方法包括：ａ）通过闪存器件的控制器从主机设备接收写指令，用于将主机数据写入被分组成单独可写的器件页的ＮＡＮＤ闪存单元的阵列中；ｂ）通过控制器将主机数据与补充数据相集合，由此创建可存储在所述器件页的一个或多个中的器件数据；以及ｃ）通过控制器将所述器件数据写入所述器件页的一个或多个中。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：沙哈巴奥尔，阿朗马库，奥里斯特恩，丹英巴，
申请(专利权)人：桑迪士克以色列有限公司，
类型：发明
国别省市：IL[以色列]