具有凹陷场板的功率金属氧化物半导体场效应晶体管制造技术

沟槽ＭＯＳＦＥＴ包含邻近栅极沟槽的凹陷场板（ＲＦＰ）沟槽。ＲＦＰ沟槽包含ＲＦＰ电极，ＲＦＰ电极通过沿ＲＦＰ沟槽的壁的介电层与管芯绝缘。栅极沟槽具有厚的底部氧化物层，并且栅极沟槽和ＲＦＰ沟槽优选在相同的加工步骤中形成并且深度基本相同。当ＭＯＳＦＥＴ在第三象限运行（源极／体－漏极结被正向偏置）时，ＲＦＰ和栅极电极的组合效应少数载流子扩散电流和反向恢复电荷使显著减小。当ＭＯＳＦＥＴ源极／体－漏极结反向偏置时，ＲＦＰ电极也用作凹陷场板以减小沟道区中的电场。

【技术实现步骤摘要】
【国外来华专利技术】具有凹陷场板的功率金属氧化物半导体场效应晶体管交叉引用本申请要求2006年9月27日提交的临时申请No. 60/847551的优先权， 将其全部内容引用结合于此。
技术介绍
功率MOSFET广泛地用作很多电子应用中的开关器件。为了最小化导 电功率损耗，希望功率MOSFET具有低的导通电阻率，导通电阻率定义为 MOSFET的导通电阻(Ron)乘以MOSFET的有源管芯面积(active die area)(A)的乘积(Ron*A)。如图1中的MOSFET 10的截面示意图所示的沟槽 型MOSFET提供低的导通电阻率，这是由于其高的封装密度或每单位面积 的单元数。随着单元密度增大，相关的电容诸如栅极-源极电容(Cgs)、栅 极-漏极电容(Cgd)和漏极-源极电容(Cds)也增大。在诸如用在移动产 品中的同步降压直流-直流变换器的很多开关应用中，要求击穿电压在12 到30 V范围内的MOSFET以接近l MHz的开关频率运行。因此，希望最小 化由这些电容引起的开关或动态功率损耗。这些电容的大小与栅极电荷(Qg)、栅极-漏极电荷(Qgd)和输出电荷(Qoss)成正比。此外，当这 些器件在第三象限(quadrant)中运行时，即漏极-体结正向偏置时，由于 少数载流子的注入而存储电荷，并且该存储的电荷引起器件开关速度的延 迟。因此，MOSFET开关具有低的反向恢复电荷(Qrr)是重要的。Sapp的美国专利No. 6710403提出了一种双沟槽功率MOSFET,如图2 所示，这种双沟槽功率MOSFET在有源沟槽24的两侧具有两个较深的填充 多晶硅的沟槽22,以降低Ron、 Cgs和Cgd的水平。然而，MOSFET 20不 降低反向恢复电荷Qrr并且要求制造具有两种不同深度的沟槽。此外，在 MOSFET 20中，深和浅的沟槽不是自排列的(self-aligned),这引起台面(mesa)宽度的变化并因此引起击穿电压的变化。由于受诸如CPU电压调整模块(VRM)的新应用的促使要求开关速度 增大到lMHz及以上，因此功率MOSFET越来越不能以令人满意的效率性能和功率损耗运行。因此，存在对具有低栅极电荷Qg和Qgd、低输出电荷 Qoss和低反向恢复电荷Qrr并具有低导通电阻率(Ron*A )的功率MOS晶 体管的明确需求。
技术实现思路
根据本专利技术的MOSFET形成在半导体管芯中并包括自排列的栅极沟槽 和凹陷场板(RFP)沟槽，这两种沟槽都从管芯的表面延伸并在它们之间形 成台面。栅极沟槽包括栅极电极并延伸到与RFP沟槽基本相同的深度，栅极 电极通过第一介电层与管芯隔离，第一介电层具有在栅极沟槽底部的厚的 段。RFP沟槽包含RFP电极，RFP电极通过第二介电层与管芯隔离。该 MOSFET还包括第一导电型的源极区以及与第一导电型相反的第二导电型 的体区，源极区在该MOSFET的某些区域中邻近管芯的表面和栅极沟槽的 侧壁并邻近RFP电4 l沟槽，体区邻近4册^L沟槽的侧壁和源4及区。在该 MOSFET的某些区域中，p+体接触区可以设置为侧向邻近P体。RFP电极 可以独立偏置或者可以以源极电势偏置。在一个实施例中，栅极和RFP沟槽 各自的深度基本相同。本专利技术还包括制造MOSFET的方法。该方法包括提供半导体管芯； 蚀刻管芯以形成栅极沟槽和凹陷场板(RFP )沟槽，栅极沟槽和RFP沟槽从 管芯的表面延伸并且深度基本上相等；在栅极沟槽的底部形成绝缘层；在绝 缘层之上的栅极沟槽的侧壁上形成栅极介电层；沿RFP沟槽的壁形成第二介 电层；将导电材料引入到栅极沟槽中以形成栅极电极；将导电材料引入到 RFP沟槽中以形成RFP电极；注入与第一导电型相反的第二导电类型的掺 杂剂以在台面中邻近栅极沟槽的侧壁形成体区；注入第一导电型的掺杂剂以 在台面中邻近管芯的表面形成源极区；并且在管芯的表面上沉积与源极区接 触的源极接触层。附图说明图1是传统的沟槽型MOSFET的截面图。 图2是已知的双沟槽MOSFET的截面图。图3A是根据本专利技术的具有凹陷场板(RFP )的MOSFET的截面图，凹 陷场板(RFP)电极独立偏置。图3B是根据本专利技术的具有凹陷场板(RFP)的MOSFET的截面图，RFP 电极在与源极相同的电势偏置。图4A是图3A所示的MOSFET的俯视图。图4B是在图4A中的截面4B-4B截取的图3A所示的MOSFET的截面图。图5A是RFP电极与源极区接触的可选实施例的截面图。 图5B是在与图4A中的截面4B-4B对应的截面截取的图5A的MOSFET 的截面图。图6A - 6H示出制造图3A所示的MOSFET的工艺。图7A和7B示出图6A-6H所示的工艺的一部分的可选方案。图8A和8B是根据本专利技术的MOSFET的截面图，其中栅极沟槽之上的 绝缘层与部分的源极区重叠并且源极接触层与RFP电极接触。图9是与图8A和8B的MOSFET类似的MOSFET的截面图，其中体接 触区形成为侧向邻近源极区。图10是与图9的MOSFET类似的MOSFET的截面图，其中体接触区 延伸到源极区以下的水平。图11是根据本专利技术的MOSFET的截面图，其中RFP电极凹陷并且体接 触区形成为侧向邻近体区。图12是与图11的MOSFET类似的MOSFET的截面图，其中体接触区 延伸到体区以下的水平。图13是与图12的MOSFET类似的MOSFET的截面图，其中在RFP沟 槽的上部中形成金属塞。图MA-14H示出制造图10所示的MOSFET的工艺。图15A和15B示出图14A - 14H所示的工艺的变化。图16A和16B是根据本专利技术的MOSFET的截面图，其包含深的p型区 以限制MOSFET的击穿电压。图17是根据本专利技术的MOSFET的截面图，其中RFP沟槽包含厚的底部 氧化物层。图18A- 18C是在栅极沟槽和/或RFP沟槽中包含有阶梯的氧化物层的 MOSFET的截面图。图19是栅极沟槽比RFP沟槽深的MOSFET的截面图。图20是根据本专利技术的准垂直MOSFET的截面图。 具体实施例方式根据本专利技术的n沟道MOSFET 30的基本单元在图3A中示出。MOSFET 30形成在包括n型外延层36的半导体管芯中，n型外延层36生长在重掺杂 n+衬底38上。MOSFET 30包括位于n型外延层36中的栅才及沟槽34两侧的 凹陷场板(recessed field plate, RFP )沟槽32A和32B。与图2所示的MOSFET 20中的沟槽不同，栅极沟槽34的厚的底部氧化物延伸到与RFP沟槽32A和 32B基本相同的深度。此外，RFP沟槽32A和32B以及栅极沟槽34优选在 相同的加工步骤中形成并因此是自排列的(即，不管加工和排列的变化，RFP 沟槽32A和32B与栅极沟槽34间隔相等)，并且RFP沟槽32A和32B以及 栅极沟槽34的深度相等或基本相等(例如，RFP沟槽32A和32B各自的深 度在栅极沟槽34深度的+/-10%内，或者优选+/-5%内)。沟槽之间的台面包 含n+源极区37和p体区39,并且p体区39以下是外延层36的n型漏极漂 移区41。漏极漂移区41包括RFP沟槽32A和32B与栅极沟槽34之间的区 域41A。漏极漂移区41和n+村底38 —起形成MOSFET 3本文档来自技高网...

【技术保护点】
一种形成在半导体管芯中的金属氧化物半导体场效应晶体管，包括：栅极沟槽，从所述管芯的表面延伸，所述栅极沟槽包括栅极电极，所述栅极电极通过第一介电层与所述管芯隔离，所述第一介电层包括在所述栅极沟槽底部的第一段以及在所述栅极沟槽的侧壁的第二段，所述第一段比所述第二段厚；　第一凹陷场板（ＲＦＰ）沟槽，从所述管芯的表面延伸，所述第一凹陷场板沟槽包含第一凹陷场板电极，所述第一凹陷场板电极通过第二介电层与所述管芯隔离；　第二凹陷场板沟槽，从所述管芯的表面延伸，所述第二凹陷场板沟 槽包含第二凹陷场板电极，所述第二凹陷场板电极通过第三介电层与所述管芯隔离，所述栅极沟槽位于所述第一凹陷场板沟槽和所述第二凹陷场板沟槽之间；　所述管芯的在所述栅极沟槽和所述第一凹陷场板沟槽之间的台面；　所述台面中的第一导电型的源极 区，邻近所述管芯的表面和所述栅极沟槽的侧壁；　第二导电型的体区，邻近所述栅极沟槽的侧壁和所述源极区，所述第二导电型与所述第一导电型相反；以及　所述第一导电型的漏极漂移区，邻近所述体区；　其中所述第一凹陷场板电极和所述第二凹 陷场板电极各自的底部位于在所述管芯的表面以下比所述栅极电极的底部深的水平，并且其中所述第一凹陷场板沟槽和所述第二凹陷场板沟槽各自的深度基本上等于所述栅极沟槽的深度。...

【技术特征摘要】
【国外来华专利技术】US 2006-9-27 60/847,5511. 一种形成在半导体管芯中的金属氧化物半导体场效应晶体管，包括栅极沟槽，从所述管芯的表面延伸，所述栅极沟槽包括栅极电极，所述栅极电极通过第一介电层与所述管芯隔离，所述第一介电层包括在所述栅极沟槽底部的第一段以及在所述栅极沟槽的侧壁的第二段，所述第一段比所述第二段厚；第一凹陷场板(RFP)沟槽，从所述管芯的表面延伸，所述第一凹陷场板沟槽包含第一凹陷场板电极，所述第一凹陷场板电极通过第二介电层与所述管芯隔离；第二凹陷场板沟槽，从所述管芯的表面延伸，所述第二凹陷场板沟槽包含第二凹陷场板电极，所述第二凹陷场板电极通过第三介电层与所述管芯隔离，所述栅极沟槽位于所述第一凹陷场板沟槽和所述第二凹陷场板沟槽之间；所述管芯的在所述栅极沟槽和所述第一凹陷场板沟槽之间的台面；所述台面中的第一导电型的源极区，邻近所述管芯的表面和所述栅极沟槽的侧壁；第二导电型的体区，邻近所述栅极沟槽的侧壁和所述源极区，所述第二导电型与所述第一导电型相反；以及所述第一导电型的漏极漂移区，邻近所述体区；其中所述第一凹陷场板电极和所述第二凹陷场板电极各自的底部位于在所述管芯的表面以下比所述栅极电极的底部深的水平，并且其中所述第一凹陷场板沟槽和所述第二凹陷场板沟槽各自的深度基本上等于所述栅极沟槽的深度。2. 如权利要求1所述的金属氧化物半导体场效应晶体管，其中所述第一 凹陷场板沟槽和所述第二凹陷场板沟槽各自的深度在所述栅极沟槽的深度 的+/- 10°/。内。3. 如权利要求1所述的金属氧化物半导体场效应晶体管，其中所述第一 凹陷场板沟槽和所述第二凹陷场板沟槽各自的深度在所述栅极沟槽的深度 的+/- 5%内。4. 如权利要求1所述的金属氧化物半导体场效应晶体管，其中所述第一凹陷场板电极和所述第二凹陷场板电极电连接到所述源极区。5. 如权利要求4所述的金属氧化物半导体场效应晶体管，包括覆盖所述 管芯的表面的源极接触层，所述源极接触层包括导电材料并与所述第 一凹陷 场板电极和所述第二凹陷场板电极以及所述源极区接触。6. 如权利要求1所述的金属氧化物半导体场效应晶体管，其中所述栅极 沟槽与所述第一凹陷场板沟槽和所述第二凹陷场板沟槽的距离相等。7. 如权利要求1所述的金属氧化物半导体场效应晶体管，其中在所述第 一凹陷场板沟槽和所述栅极沟槽之间的区域中的所述漏极漂移区的掺杂浓 度小于在所述栅极沟槽以下的区域中的所述漏极漂移区的掺杂浓度。8. 如权利要求1所述的金属氧化物半导体场效应晶体管，其中所述第一 凹陷场板电极和所述第二凹陷场板电极包括掺杂有所述第一导电型的掺杂 剂的多晶硅。9. 如权利要求1所述的金属氧化物半导体场效应晶体管，其中所述第一 凹陷场板电极和所述第二凹陷场板电极包括掺杂有所述第二导电型的掺杂 剂的多晶硅。10. 如权利要求1所述的金属氧化物半导体场效应晶体管，其中所述源 极接触层包括鴒塞，所述鴒塞与所述凹陷场板电极接触。11. 如权利要求1所述的金属氧化物半导体场效应晶体管，还包括所述 第二导电型的电压固定区，所述电压固定区从所述管芯的表面延伸，所述电 压固定区的深度在所述体区的底部和所述凹陷场板沟槽的底部之间的水平。12. —种形成在半导体管芯中的金属氧化物半导体场效应晶体管，包括 栅极沟槽，从管芯的表面延伸，所述栅极沟槽包括栅极电极，所述栅极电极通过第一介电层与所述管芯隔离，所述第一介电层包括在所述栅极沟槽 底部的第一段以及在所述栅极沟槽侧壁的第二段，所述第 一段比所述第二段 厚；凹陷场板(RFP)沟槽，从所述管芯的表面延伸，所述凹陷场板沟槽包 含凹陷场板电极，所述凹陷场板电极通过第二介电层与所述管芯隔离，所述 凹陷场板电极的底部位于在所述管芯的表面以下比所述栅极电极的底部深 的水平，所述凹陷场板电极与所述栅极电极电隔离；所述管芯的在所述栅极沟槽和所述凹陷场板沟槽之间的台面； 在所述台面中的第一导电型的源极区，邻近所述管芯的表面，所述源极区穿过所述凹陷场板沟槽的侧壁和所述栅极沟槽的侧壁之间的所述台面延伸；所述台面中的第二导电型的体区，所述第二导电型与所述第一导电型相 反，所述体区邻近所述源极区并穿过所述凹陷场板沟槽的侧壁和所述栅极沟槽的侧壁之间的所述台面延伸；以及所述第一导电型的漏极漂移区，邻近所述体区。13. 如权利要求12所述的金属氧化物半导体场效应晶体管，其中所述体 区包括邻近所述凹陷场板沟槽的侧壁的体接触区，所述体接触区掺杂有所述度，所述金属氧化物半导体场效应晶体管还包括源极接触层，所述源极接触 层包括导电材料，所述凹陷场板电极的顶面凹陷到所述管芯的表面以下的水 平从而所述源极接触层与所述源极区和所述体接触区接触。14. 如权利要求13所述的金属氧化物半导体场效应晶体管，其中所述源 极接触层包括鴒塞，所...

【专利技术属性】
技术研发人员：穆罕麦德N达维施，
申请(专利权)人：巨能半导体股份有限公司，
类型：发明
国别省市：US[美国]