【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及具有沟槽结构的半导体装置。
技术介绍
随着时代的发展，半导体装置通过运用精细加工技术，能够在不降低能力的情况下作成更小。在具有高驱动能力的半导体元件中其流程也不例外，通过运用精细加工技术，实现了降低每单位面积的导通电阻。但是，随着元件的精细化而产生的耐压的降低，事实上也阻碍精细加工的驱动能力的进一步改善。为了打破该精细化和耐压的权衡(trade-off)，迄今提出了各式各样结构的元件，作为现在主流的结构，若举出具有高耐压且高驱动能力的功率M0S FET的例子，则有沟槽栅M0S。沟槽栅M0S在具有高耐压且高驱动能力的匿0S之中集成度也是最高的。但是，沟槽栅M0S是使电流在衬底的深度方向流动的纵型M0S结构，虽然对元件单体而言具有非常优越的性能，但不利于与IC的芯片级(on chip)化。考虑到与IC的芯片级化，依然不得不选择传统横型MOS结构。作为在不降低耐压的情况下进一步降低每单位面积的导通电阻的方法，设计了将栅极部作成具有凸部和凹部的沟槽结构来获得栅极宽度的横型沟槽栅型晶体管(例如，参照专利文献1)。 图3及图4中示出传统横型沟槽栅型晶体管的概念...
【技术保护点】
一种半导体装置，其中包括：高电阻第一导电型半导体的阱区，在离半导体衬底表面一定的深度设置；多个沟槽，从所述阱区的表面达到中途的深度；栅极绝缘膜，设于所述沟槽所形成的凹部及凸部的表面；第一栅电极，埋入于所述沟槽的内部；第二栅电极，设置在所述半导体衬底表面并在所述沟槽的两端附近除外的所述凹部及凸部的区域中接触于所述第一栅电极；第三栅电极，接触于所述第一栅电极及所述第二栅电极并埋入成使其表面在所述沟槽的两端附近的沟槽内部位于比所述半导体衬底表面深的位置；以及低电阻第二导电型半导体层的源极区及漏极区，在从不与所述第三栅电极接触的半导体面到所述沟槽的所述凹部的侧面，设置为比所述沟槽的...
【技术特征摘要】
【国外来华专利技术】...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。