屏蔽的栅极沟槽场效应晶体管的方法和结构技术

一种屏蔽的栅极场效应晶体管，包括延伸进入半导体区的沟槽。屏蔽电极位于沟槽的下部中，并且通过屏蔽电介质与半导体区绝缘。屏蔽电介质包括第一介电层和第二介电层，第一介电层在第二介电层和半导体区之间延伸。第二介电层包括在氧化过程中抑制沿第二介电层覆盖的半导体区的表面的氧化物生长的材料。电极间电介质覆盖屏蔽电极之上，并且栅极电介质顺着上沟槽侧壁。栅电极位于电极间电介质之上的沟槽的上部中。

【技术实现步骤摘要】
【国外来华专利技术】屏蔽的栅极沟槽场效应晶体管的方法和结构 相关申请的交叉引用 本申请要求于2007年8月30日提交的美国申请第11/848， 124号的优先权，其要 求于2007年8月21日提交的美国临时申请第60/956， 980的权益，其公开的全部内容通过 引用结合于此。
技术介绍
本专利技术总体上涉及半导体技术，更具体地涉及在屏蔽的栅极沟槽FET中形成电极 间电介质和栅极电介质的方法和结构。 屏蔽的栅极沟槽FET与传统的FET相比优势在于，屏蔽电极减少了栅_漏电容 (Cgd)，并提高了晶体管的击穿电压，而没有牺牲晶体管的导通电阻。图1是传统的屏蔽的 栅极沟槽MOSFET的简化横截面图。n-型外延层102在n+衬底IOO上延伸。N+源区108和 p+重体区106形成在p-型体区104中，该p型体区104进而又形成在外延层102中。沟槽 IIO延伸通过体区104，并在漂移区终止，该漂移区是外延层102在体区104和衬底100之 间延伸的部分。沟槽110包括在栅电极122下面的屏蔽电极114。栅电极122通过栅极电 介质120与其相邻的硅区域绝缘，而屏蔽电极114通过比栅极电介质120厚的屏蔽电介质 112与其相邻的硅区域绝缘。 栅电极与屏蔽电极通过也被称为电极间电介质或IED的介电层116彼此隔离。IED 层116必须有足够的质量和厚度，以承受在操作过程中可能存在于屏蔽电极114和栅电极 122之间的电位差。此外，在IED层116中或在屏蔽电极114和IED 116层之间的界面处具 有相对低的界面陷阱电荷(tr即charges)和介电陷阱电荷是理想的。 形成IED层的传统方法包括热氧化或化学气相沉积(CVD)。这些方法中的每一个 均具有局限性。例如，CVD工艺倾向于产生较低质量的电介质和较高的电荷和陷阱。另一 方面，在热氧化中，器件的沟道表面和屏蔽电极同时都被氧化，并且IED的厚度受到沟道栅 极电介质的目标厚度的限制。因此，即使热氧化经常能产生较高质量的氧化物，也难以获得 预期的IED的厚度。 因此，需要一种能够形成期望厚度的高质量IED而不受目标栅极电介质厚度限制 的形成屏蔽的栅极沟槽FET的结构和方法。
技术实现思路
根据本专利技术的实施例，屏蔽的栅极场效应晶体管包括延伸进入半导体区的沟槽。 屏蔽电极在沟槽的下部中，并通过屏蔽电介质而与半导体区绝缘。屏蔽电介质包括第一介 电层和第二介电层，第一介电层在第二介电层和半导体区之间延伸。第二介电层包括在氧 化过程中抑制沿由第二介电层覆盖的半导体区的表面的氧化物生长的材料。电极间电介质 在屏蔽电极之上，并且栅极电介质附衬于上沟槽侧壁。栅电极位于电极间电介质之上的沟 槽的上部。 在一个实施例中，第一介电层沿沟槽侧壁延伸，第一介电层沿上沟槽侧壁延伸的部分形成栅极电介质。 在另一个实施例中，第一介电层和第二介电层延沟槽侧壁延伸，并且第一介电层 和第二介电层沿上沟槽侧壁延伸的部分形成栅极电介质。 在一个实施例中，第一介电层包括氧化层，第二介电层包括氮化硅层，并且栅极电 介质包括栅极氧化层。 在另一个实施例中，栅极电介质进一步包括氮化硅层。 在另一个实施例中，电极间电介质包括热氧化物并具有大于栅极电介质的厚度的厚度。 在另一个实施例中，屏蔽电介质进一步包括第三介电层，第二介电层在第一介电 层和第三介电层之间延伸。 在另一个实施例中，第一介电层和第三介电层中的每个均包括氧化层，并且第二 介电层包括氮化硅层。 在另一个实施例中，第三介电层具有大于第一介电层和第二介电层中的每个的厚 度的厚度。 根据本专利技术的另一个实施例，形成屏蔽的栅极场效应晶体管的方法包括以下步 骤。在半导体区中形成沟槽。形成沿沟槽侧壁和沟槽底面延伸的第一介电层，第二介电层 和第三介电层，第二介电层在第一介电层之后形成，以及第三介电层在第二介电层之后形 成。屏蔽电极在沟槽的下部中形成，屏蔽电极通过第一介电层，第二介电层和第三介电层与 半导体区绝缘。去除第三介电层沿上沟槽侧壁延伸的部分，从而暴露第二屏蔽介电层的相 应的部分。在沟槽中形成电极间电介质。在电极间电介质之上的沟槽中形成栅电极。 在一个实施例中，第一介电层和第三介电层中的每层均包括氧化层，并且第二介 电层包括氮化硅层。 在另一个实施例中，电极间电介质包括热氧化物并具有大于第一介电层和第二介 电层的合并厚度的厚度。 在另一个实施例中，第三介电层具有大于第一介电层和第二介电层中的每层的厚 度的厚度。 在另一个实施例中，通过氧化屏蔽电极形成电极间电介质。在又一个实施例中，第 二介电层包括氮化硅，使得在氧化屏蔽电极的过程中，氮化硅抑制沿由第二介电层覆盖的 半导体区的表面的氧化物生长。 在另一个实施例，形成电极间电介质的步骤包括以下步骤。形成在屏蔽电极上并 沿第二介电层上的上沟槽侧壁延伸的多晶硅。然后执行氧化处理以将多晶硅内衬转化为氧 化物。在一个实施例中，氧化处理还将屏蔽电极的上部转化成氧化物。 在另一个实施例中，在形成栅电极之前，去除沿上沟槽侧壁延伸的第二介电层的 暴露部分，从而暴露第二介电层的相应部分，与第二介电层的去除的部分相对应的第一介 电层的部分形成将栅电极与半导体区绝缘的栅极电介质。 在另一个实施例中，在形成栅电极之前(l)去除沿上沟槽侧壁延伸的第一介电 层和第二介电层的部分，从而暴露沟槽侧壁的相应的部分，以及(2)执行氧化处理以形成 沿着与第一介电层和第二介电层的去除的部分对应的沟槽侧壁的部分的氧化层，氧化层形 成将栅电极与半导体区绝缘的栅极电介质。 在另一个实施例中，在形成栅电极之前(l)去除沿上沟槽侧壁延伸的第二介电层的暴露部分，从而暴露第一介电层的相应的部分，以及(2)执行氧化处理以形成沿上沟槽侧壁的热氧化层，热氧化层与对应于第二介电层的去除部分的第一介电层的部分一起形成将栅电极与半导体区绝缘的栅极电介质。 根据本专利技术的又一个实施例，形成屏蔽的栅极场效应晶体管的方法包括以下步骤。在半导体区中形成沟槽。形成沿沟槽侧壁和底面延伸的第一介电层，第二介电层，第二介电层在第一介电层之后形成。屏蔽电极在沟槽的下部中形成。在沟槽中形成电极间电介质。屏蔽电极被氧化以形成电极间电介质。第二介电层包括在氧化屏蔽电极的过程中，抑制沿着上沟槽侧壁的氧化物生长的材料。去除第一和第二介电层沿上沟槽侧壁延伸的部分，以暴露上沟槽侧壁的相应的部分。形成附衬于暴露的上沟槽侧壁的栅极电介质。在电极间电介质之上的沟槽中形成栅电极。 在一个实施例中，第一介电层包括氧化层，并且第二介电层包括氮化硅层。 在另一个实施例中，电极间电介质包括热氧化物并具有大于栅极电介质的厚度的厚度。 在另一个实施例中，第一介电层具有大于第二介电层的厚度的厚度。 下面的详细描述和附图提供对本专利技术的本质和优势的更好理解。附图说明 图1是示出传统的屏蔽的栅极沟槽MOSFET的横截面图； 图2A 图2J是示出了形成根据本专利技术实施例的包含氧化物/氮化物栅极电介质的屏蔽的栅极沟槽场效应晶体管的工艺流程的简化横截面图； 图3A 图3D是形成根据本专利技术的另一实施例的包含氧化物/氮化物栅极电介质的屏蔽的栅极沟槽场效应晶体管的工艺的各个阶段的简化横截面图； 图4A 图4C是形成根据本专利技术的实施例的包含氧化物栅极电介质的屏蔽的栅极沟槽本文档来自技高网...

【技术保护点】
一种屏蔽的栅极场效应晶体管，包括：沟槽，延伸进入半导体区；屏蔽电极，位于所述沟槽的下部中，所述屏蔽电极通过包括第一介电层和第二介电层的屏蔽电介质而与所述半导体区绝缘，所述第一介电层在所述第二介电层和所述半导体区之间延伸，所述第二介电层包括用于在氧化过程中抑制沿由所述第二介电层覆盖的所述半导体区的表面的氧化物生长的材料；电极间电介质，覆盖在所述屏蔽电极之上；栅极电介质，附衬于上沟槽侧壁；以及栅电极，位于所述电极间电介质之上的所述沟槽的上部中。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：戈登K马德森，
申请(专利权)人：飞兆半导体公司，
类型：发明
国别省市：US[美国]