与半导体器件的端接区相关的装置制造方法及图纸

在一个总的方面，本发明专利技术提供了一种装置，该装置可包括半导体区以及限定在所述半导体区内的槽。所述槽可具有沿着竖向轴线对齐的深度并具有沿着与所述竖向轴线正交的纵向轴线对齐的长度。所述槽可具有包括在所述半导体区的端接区中的长度的第一部分，并可具有包括在所述半导体区的有源区中的长度的第二部分。

Devices related to the termination area of semiconductor devices

【技术实现步骤摘要】
与半导体器件的端接区相关的装置本申请是2014年3月17日递交的申请号为201410099242.0、专利技术名称为“与半导体器件的端接区相关的装置”的专利技术专利申请的分案申请。
本说明书涉及半导体器件的端接区。
技术介绍
槽栅型器件(例如，平栅极金属氧化物半导体场效应晶体管(MOSFET)型晶体管、垂直栅极MOSFET型晶体管、绝缘栅双极型晶体管(IGBT)、整流器及同步整流器)的具体实施可包括形成在半导体晶粒的顶部表面中的槽(例如，平行槽)的阵列，其中取决于功率器件的类型，每个槽填充有电介质、屏蔽电极和/或栅电极。槽可限定限定对应的台面阵列(或台面区)，其中每个台面均设置在相邻槽之间。取决于实现在晶粒上的器件，在台面的顶部设置各种电极和/或掺杂区。台面和相邻槽中的一者或多者可实现器件的小实例，这些小实例可并行地耦合在一起从而得到整个功率半导体器件。该器件可具有“导通”状态、“关断”状态和“击穿”状态，在“导通”状态下，所需电流流经器件，在“关断”状态下，电流大体上阻断在器件中，在“击穿”状态下，由于施加在器件的电流传导电极之间的过量断态电压，因此不期望的电流会流动。引发击穿时的电压称为击穿电压。每个台面和相邻槽被配置为提供所需集合的“导通”状态特性和击穿电压。台面和槽的配置可导致在实现所需“导通”状态特性、相对高的击穿电压以及所需切换特特性之间的各种取舍。功率半导体晶粒可具有有源区、有源区周围的场端接区以及闲置区(inactivearea，无效区)，在有源区中安置实现该器件的台面和槽的阵列，在闲置区中可提供互连和互连件和通道止挡。场端接区可用来使有源区周围的电场最小化，且不可被配置为传导电流。可由与有源区相关的击穿过程来确定器件的击穿电压。但是，场端接区和闲置区中在明显更低的电压下的各种击穿过程可能会以不期望的方式出现。这些击穿过程可称为被动击穿过程或寄生击穿过程。现已配置出具有比有源区更高的击穿电压的已知场端接区，但是此类已知配置通常在总晶粒面积、加工成本、性能特征等方面造成损失。因此，需要用以解决目前技术的不足并提供其他新颖和创新特征的系统、方法和设备。
技术实现思路
在一个总的方面，一种装置可包括半导体区以及限定在所述半导体区内的槽。所述槽可具有沿着竖向轴线对齐的深度并具有沿着与所述竖向轴线正交的纵向轴线对齐的长度。所述槽可具有包括在所述半导体区的端接区中的第一部分长度，并可具有包括在所述半导体区的有源区中的第二部分长度。所述装置可包括为槽的底部部分形成内衬的电介质，在该底部部分中电介质具有设置在所述半导体区的端接区中的第一部分以及设置在所述半导体区的有源区中的第二部分。电介质的设置在端接区中的第一部分可具有大于电介质的设置在有源区中的第二部分的竖直厚度的竖直厚度。在附图和以下说明中阐述了一个或多个具体实施的细节。其他特征从说明和附图中以及从权利要求中将显而易见。附图说明图1A为示意图，示出了与半导体器件的一部分相关的有源区和端接区的侧剖视图。图1B为沿着图1A所示的线切割的半导体器件的俯视图。图2为根据具体实施的示出了金属氧化物半导体场效应晶体管(MOSFET)器件的剖视图。图3A至图3I为根据一些具体实施的示出了端接区的配置的示意图。图4A至图4D为示意图，示出了图3A至图3I所示的半导体器件的至少一些特征的变型形式。图5A至图5I为根据一些具体实施的示出了另一端接区的配置的示意图。图6A至图6G为示意图，示出了图5A至图5I所示的半导体器件的至少一些特征的变型形式。图7A至图7J为示意图，示出了图3A至图3I所示的半导体器件的至少一些特征的变型形式。图8为根据具体实施的示出了另一半导体器件的示意图。图9A至图9N为根据一些具体实施的示出了端接区的配置的示意图。图10A至图10O为示意图，示出了图9A至图9N所示的半导体器件的至少一些特征的变型形式。图11A至图11E为示意图，示出了图9A至图9N以及图10A至图10O所示的半导体器件的至少一些特征的变型形式。图12A至图12L为示意图，示出了半导体器件的至少一些特征的变型形式。图13A至图13L为示意图，示出了图9A至图9N所示的半导体器件的至少一些特征的变型形式。图14A至图14K为侧剖视图，示出了用于构建半导体器件的一个或多个特征的方法。图15A至图15O为侧剖视图，示出了用于构建半导体器件的一个或多个特征的另一方法。图16A至图16F为侧剖视图，示出了用于构建半导体器件的一个或多个特征的方法的变型形式。具体实施方式图1A为示意图，示出了与半导体器件100的一部分相关的有源区102和端接区104的侧剖视图。图1B为沿着图1A所示的线B1切割的半导体器件100的俯视图。半导体器件100的该部分的侧剖视图是沿着图1B所示的半导体器件100的俯视图的线B2切割的。如图1A所示，包括在半导体器件100中的槽110A具有在端接区104中的部分113并具有在有源区102中的部分111。电介质112(例如，氧化物)设置在槽110A中。另外，在槽110A中设置屏蔽电极120(例如，屏蔽多晶硅电极)以及通过极间电介质(IED)140与屏蔽电极120绝缘的栅电极130(例如，栅极多晶硅电极)。在半导体器件100中还包括周边槽190。电介质112的至少一部分以及屏蔽电极120的至少一部分也设置在周边槽190中。电介质112可为可使用一种或多种电介质形成工艺(例如，沉积工艺、生长工艺)形成的超过一种的电介质的组合。如图1A所示，槽110A具有沿着纵向轴线(longitudialaxis)A1(还可称为水平方向)对齐的长度。屏蔽电极120、极间电介质140和栅电极130沿着与纵向轴线A1大体上正交的竖向轴线(verticalaxis)A2(还可称为竖向方向)竖直地堆叠在槽110A内。在该具体实施中，周边槽190沿着纵向轴线A3(图1B中示出)对齐使得纵向轴线A3与纵向轴线A1和竖向轴线A2大体上正交。槽110A与额外的槽(例如，图1B所示的槽110B)平行对齐。台面区160设置在槽110A与槽110B之间。换句话讲，台面区160至少部分地由槽110A的侧壁和槽110B的侧壁限定。尽管图1未示出，但半导体器件100的有源区可包括或可限定一个或多个垂直金属氧化物半导体场效应晶体管(MOSFET)器件。垂直MOSFET器件可经由例如栅电极130启动。可将半导体器件100的许多元件形成在外延层108内，外延层108可形成在衬底107(例如，N型衬底、P型衬底)内或上。如图1A所示，半导体器件100具有漏极触点106(例如，背侧漏极触点)。端接区104内的元件，且具体地，端接区104的与例如槽110A相关的部分150内的元件，可被配置为避免不期望的事件，诸如在例如半导体器件100的有源区102的边缘处的击穿电压。另外，端接区104可被配置使得半导体器件100本文档来自技高网...

【技术保护点】
1.一种方法，包括：/n形成限定在半导体区中的槽，所述槽具有沿着竖向轴线对齐的深度并且具有沿着与所述竖向轴线正交的纵向轴线对齐的长度，所述槽具有包括在所述半导体区的端接区中的所述长度的第一部分并且具有包括在所述半导体区的有源区中的所述长度的第二部分；/n在所述槽中形成屏蔽电极；以及/n形成电介质，所述电介质为所述槽的底部部分形成内衬，所述电介质具有设置在所述半导体区的所述端接区中的第一部分以及设置在所述半导体区的所述有源区中的第二部分，所述电介质的设置在所述端接区中的所述第一部分具有大于所述电介质的设置在所述有源区中的所述第二部分的竖直厚度的竖直厚度，所述电介质的所述第一部分的竖直厚度在所述端接区中在所述第一槽的底部表面与所述屏蔽电极的底部表面之间延伸，所述电介质的所述第二部分的竖直厚度在所述有源区中在所述第一槽的底部表面与所述屏蔽电极的底部表面之间延伸。/n

【技术特征摘要】
20130315 US 61/801,253;20130315 US 61/801,272;20141.一种方法，包括：
形成限定在半导体区中的槽，所述槽具有沿着竖向轴线对齐的深度并且具有沿着与所述竖向轴线正交的纵向轴线对齐的长度，所述槽具有包括在所述半导体区的端接区中的所述长度的第一部分并且具有包括在所述半导体区的有源区中的所述长度的第二部分；
在所述槽中形成屏蔽电极；以及
形成电介质，所述电介质为所述槽的底部部分形成内衬，所述电介质具有设置在所述半导体区的所述端接区中的第一部分以及设置在所述半导体区的所述有源区中的第二部分，所述电介质的设置在所述端接区中的所述第一部分具有大于所述电介质的设置在所述有源区中的所述第二部分的竖直厚度的竖直厚度，所述电介质的所述第一部分的竖直厚度在所述端接区中在所述第一槽的底部表面与所述屏蔽电极的底部表面之间延伸，所述电介质的所述第二部分的竖直厚度在所述有源区中在所述第一槽的底部表面与所述屏蔽电极的底部表面之间延伸。


2.根据权利要求1所述的方法，其中：
所述槽具有在所述端接区中的与所述竖向轴线正交对齐且与所述纵向轴线正交对齐的第一宽度，所述槽具有在所述有源区中的与所述竖向轴线正交对齐且与所述纵向轴线正交对齐的第二宽度，所述槽的第一宽度小于所述槽的第二宽度；并且
所述深度为在所述有源区中的第一深度，所述槽具有在所述端接区中的浅于所述第一深度的第二深度，所述槽具有不同于所述第一深度且不同于所述第二深度的第三深度。


3.根据权利要求1所述的方法，其中，所述纵向轴线为第一纵向轴线，所述槽为第一槽，所述深度为在所述有源区中的第一深度，并且所述槽具有在所述端接区中的浅于所述第一深度的第二深度，
所述方法还包括：
形成第二槽，所述第二槽沿着与所述第一纵向轴线正交的第二纵向轴线对齐，所述第二槽与所述第一槽相交，所述第二槽具有第三深度，所述第三深度不同于所述第一深度且不同于所述第二深度，
所述第一槽具有在所述第二槽的第一侧上的第一宽度，所述第一宽度大于在所述第二槽的第二侧上的第二宽度。


4.根据权利要求1所述的方法，其中，所述槽为第一槽，
所述方法还包括：
形成第二槽，所述第二槽与所述第一槽平行对齐；以及
形成第三槽，所述第三槽与所述第一槽相交且与所述第二槽相交使得所述第一槽中的所述电介质与设置在所述第二槽中的电介质接触并且与设置在所述第三槽中的电介质接触。


5.根据权利要求1所述的方法，还包括：
在所述槽的所...

【专利技术属性】
技术研发人员：约瑟夫·A·叶季纳科，迪安·E·普罗布斯特，理查德·斯托克斯，金洙丘，杰森·希格斯，弗雷德·塞西诺，陈晖，史蒂文·P·萨普，杰森·普雷切，M·L·莱因海默，
申请(专利权)人：飞兆半导体公司，
类型：发明
国别省市：美国;US