半导体结构及其形成方法技术

一种半导体结构及其形成方法，形成方法包括：提供基底，基底包括衬底、凸出于衬底上分立的鳍部以及横跨鳍部的伪栅结构；在伪栅结构的侧壁上形成第一侧墙层；在伪栅结构两侧的鳍部中形成源漏掺杂层；形成覆盖源漏掺杂层的介质层；在第一侧墙层的顶端或底端处形成竖向长度小于第一侧墙层的第二侧墙层；去除伪栅结构；去除伪栅结构且形成第二侧墙层后，在介质层内形成沟槽；形成填充沟槽的金属栅极结构。本发明专利技术实施例，形成在沟槽中的金属栅极结构呈T型或者倒T型结构，沟槽的空间小，相应的金属栅极结构的体积小，降低了金属栅极结构与源漏掺杂层以及后期形成的接触孔插塞之间的电容耦合效应，进而使得半导体结构中的寄生电容变小。

Semiconductor structure and its formation method

【技术实现步骤摘要】
半导体结构及其形成方法
本专利技术实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。
技术介绍
在半导体制造中，随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小，为了适应更小的特征尺寸，金属-氧化物-半导体场效应晶体管(Metal-Oxide-SemiconductorField-EffectTransistor，MOSFET)的沟道长度也相应不断缩短。然而，随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，因此栅极结构对沟道的控制能力随之变差，栅极电压夹断(pinchoff)沟道的难度也越来越大，使得亚阈值漏电(subthresholdleakage)现象，即所谓的短沟道效应(SCE：short-channeleffects)更容易发生。因此，为了减小短沟道效应的影响，半导体工艺逐渐开始从平面MOSFET向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应晶体管(FinFET)。FinFET中，栅极结构至少可以从两侧对超薄体(鳍部)进行控制，与平面MOSFET相比，栅极结构对沟道的控制能力更强，能够很好的抑制短沟道效应；且FinFET相对于其他器件，与现有集成电路制造具有更好的兼容性。
技术实现思路
本专利技术实施例解决的问题是提供一种半导体结构及其形成方法，来优化半导体结构的性能。为解决上述问题，本专利技术实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底包括衬底、凸出于所述衬底上分立的鳍部以及横跨所述鳍部的伪栅结构，所述伪栅结构覆盖所述鳍部的部分顶壁和部分侧壁；在所述伪栅结构的侧壁上形成第一侧墙层；在所述伪栅结构两侧的所述鳍部中形成源漏掺杂层；形成覆盖所述源漏掺杂层和第一侧墙层侧壁的介质层；在所述第一侧墙层的顶端或底端处形成竖向长度小于所述第一侧墙层的第二侧墙层，且所述第二侧墙层与所述介质层分别覆盖所述第一侧墙层相对的侧壁；去除所述伪栅结构，在所述介质层内形成沟槽；在形成所述第二侧墙层后，形成填充所述沟槽的金属栅极结构，所述金属栅极结构包括，位于相邻第一侧墙层之间的金属栅极宽段，位于相邻第二侧墙层之间的金属栅极窄段。可选的，形成所述第二侧墙层的步骤包括：所述第二侧墙层的厚度为2至4纳米。可选的，形成所述第二侧墙层的步骤包括：所述第二侧墙层的竖向长度为所述第一侧墙层竖向长度的三分之一至三分之二。可选的，在所述第一侧墙层上形成竖向长度小于所述第一侧墙层的第二侧墙层的步骤包括：所述第二侧墙层的顶端与所述第一侧墙层的顶端齐平。可选的，形成所述第二侧墙层和沟槽的步骤包括：刻蚀部分厚度的所述伪栅结构，形成剩余伪栅结构；在露出所述剩余伪栅结构的所述第一侧墙层侧壁以及剩余伪栅结构的表面上形成第二侧墙材料层；去除所述剩余伪栅结构的表面上的第二侧墙材料层，形成所述第二侧墙层；去除剩余伪栅结构，形成所述沟槽。可选的，形成所述第二侧墙材料层的工艺为原子层沉积或者化学气相沉积。可选的，在所述第一侧墙层上形成竖向长度小于所述第一侧墙层的第二侧墙层的步骤包括：所述第二侧墙层的底端与所述第一侧墙层的底端齐平。可选的，形成所述第二侧墙层和沟槽的步骤包括：去除所述伪栅结构，形成所述开口；在形成所述开口后，在所述第一侧墙层的侧壁上形成第二侧墙材料层；在所述第二侧墙材料层间形成保护层，所述保护层的顶面低于所述第一侧墙层的顶面；去除高于所述保护层的第二侧墙材料层，形成第二侧墙层；形成所述第二侧墙层后，去除所述保护层，形成沟槽。可选的，形成填充所述沟槽的金属栅极结构的步骤包括：形成保形覆盖所述沟槽的栅介质层以及位于所述栅介质层上的金属栅极宽段和金属栅极窄段。可选的，形成保形覆盖所述沟槽的栅介质层的步骤包括：采用化学气相沉积或者原子层沉积形成栅介质层。可选的，所述栅介质层的厚度为1至3纳米。相应的，本专利技术实施例还提供一种半导体结构，包括：衬底；多个鳍部，分立于所述衬底上；金属栅极结构，横跨所述鳍部，且所述金属栅极结构覆盖所述鳍部的部分顶壁和部分侧壁；所述金属栅极结构，包括金属栅极宽段和金属栅极窄段，所述金属栅极宽段和金属栅极窄段的宽度不同；第一侧墙层，位于所述金属栅极宽段的侧壁上；第二侧墙层，位于所述第一侧墙层与所述金属栅极窄段之间，所述第二侧墙层的竖向长度小于所述第一侧墙层的竖向长度；源漏掺杂层，位于所述金属栅极结构两侧的所述鳍部中。可选的，所述金属栅极宽段位于所述金属栅极窄段上，所述金属栅极结构呈T字形。可选的，所述金属栅极宽段位于所述金属栅极窄段下，所述金属栅极结构呈倒T字形。可选的，所述第二侧墙层的竖向长度为所述第一侧墙层竖向长度的三分之一至三分之二。可选的，所述第二侧墙层的厚度为2至4纳米。可选的，所述第二侧墙层的材料为低K介质材料。可选的，所述金属栅极结构还包括栅介质层，所述栅介质层保形覆盖所述金属栅极窄段侧壁以及所述金属栅极宽段上的底壁、侧壁和露出所述金属栅极窄段的顶壁。可选的，所述栅介质层的厚度为1至3纳米。与现有技术相比，本专利技术实施例的技术方案具有以下优点：本专利技术实施例中，在所述第一侧墙层的顶端或底端处形成竖向长度小于所述第一侧墙层的第二侧墙层；去除所述伪栅结构且形成所述第二侧墙层后，在所述介质层内形成沟槽，形成填充所述沟槽的金属栅极结构。本专利技术实施例，通过在第一侧墙层的侧壁上形成第二侧墙层，使得形成的沟槽呈上宽下窄或者上窄下宽的空间结构，相应的形成在所述沟槽中的金属栅极结构呈T型或者倒T型结构，所述金属栅极结构的体积小，有利于降低所述金属栅极结构与所述源漏掺杂层之间的电容耦合效应，也有利于降低金属栅极结构与接触孔插塞之间的电容耦合效应，进而使得半导体结构内的寄生电容变小，优化了半导体结构的电学性能。附图说明图1是一种半导体结构的形成方法对应的结构示意图；图2至图10是本专利技术实施例半导体结构的形成方法一实施例中各步骤对应的结构示意图；图11至图14是本专利技术实施例半导体结构的形成方法另一实施例中各步骤对应的结构示意图。具体实施方式由
技术介绍
可知，目前所形成的器件仍有性能不佳的问题。现结合一种半导体结构的形成方法分析器件性能不佳的原因。图1示出了一种半导体结构的形成方法对应的结构示意图。参考图1，所述半导体结构包括衬底1；多个鳍部2，分立于所述衬底1上；横跨所述鳍部2的金属栅极结构3，且所述金属栅极结构3覆盖所述鳍部2的部分顶壁和部分侧壁；侧墙层4，位于所述金属栅极结构3的侧壁上；源漏掺杂层5，位于所述金属栅极结构3两侧的所述鳍部2中。所述金属栅极结构3包括栅介质层31和位于所述栅介质层31上的栅极层32。半导体结构工作时，所述金属栅极结构3与所述源漏掺杂层5之间的电容耦合效应大，且所述金属栅极结构3与后续制程中形成的接触孔插塞之间的电容耦合效应大，因此，半导体结构内的寄生电容大，使得半导体结构的电学性能不佳。为了解决所述技术问题，本专利技术实施例提供一种半本文档来自技高网...

【技术保护点】
1.一种半导体结构的形成方法，其特征在于，包括：/n提供基底，所述基底包括衬底、凸出于所述衬底上分立的鳍部以及横跨所述鳍部的伪栅结构，所述伪栅结构覆盖所述鳍部的部分顶壁和部分侧壁；/n在所述伪栅结构的侧壁上形成第一侧墙层；/n在所述伪栅结构两侧的所述鳍部中形成源漏掺杂层；/n形成覆盖所述源漏掺杂层和第一侧墙层侧壁的介质层；/n在所述第一侧墙层的顶端或底端处形成竖向长度小于所述第一侧墙层的第二侧墙层，且所述第二侧墙层与所述介质层分别覆盖所述第一侧墙层相对的侧壁；/n去除所述伪栅结构，在所述介质层内形成沟槽；/n在形成所述第二侧墙层后，形成填充所述沟槽的金属栅极结构，所述金属栅极结构包括，位于相邻第一侧墙层之间的金属栅极宽段，以及位于相邻第二侧墙层之间的金属栅极窄段。/n

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：
提供基底，所述基底包括衬底、凸出于所述衬底上分立的鳍部以及横跨所述鳍部的伪栅结构，所述伪栅结构覆盖所述鳍部的部分顶壁和部分侧壁；
在所述伪栅结构的侧壁上形成第一侧墙层；
在所述伪栅结构两侧的所述鳍部中形成源漏掺杂层；
形成覆盖所述源漏掺杂层和第一侧墙层侧壁的介质层；
在所述第一侧墙层的顶端或底端处形成竖向长度小于所述第一侧墙层的第二侧墙层，且所述第二侧墙层与所述介质层分别覆盖所述第一侧墙层相对的侧壁；
去除所述伪栅结构，在所述介质层内形成沟槽；
在形成所述第二侧墙层后，形成填充所述沟槽的金属栅极结构，所述金属栅极结构包括，位于相邻第一侧墙层之间的金属栅极宽段，以及位于相邻第二侧墙层之间的金属栅极窄段。


2.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述第二侧墙层的步骤包括：所述第二侧墙层的厚度为2至4纳米。


3.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述第二侧墙层的步骤包括：所述第二侧墙层的竖向长度为所述第一侧墙层竖向长度的三分之一至三分之二。


4.如权利要求1所述的半导体结构的形成方法，其特征在于，在所述第一侧墙层上形成竖向长度小于所述第一侧墙层的第二侧墙层的步骤包括：所述第二侧墙层的顶端与所述第一侧墙层的顶端齐平。


5.如权利要求4所述的半导体结构的形成方法，其特征在于，形成所述第二侧墙层和沟槽的步骤包括：
刻蚀部分厚度的所述伪栅结构，形成剩余伪栅结构；
在露出所述剩余伪栅结构的所述第一侧墙层侧壁以及剩余伪栅结构的表面上形成第二侧墙材料层；
去除所述剩余伪栅结构的表面上的所述第二侧墙材料层，形成所述第二侧墙层；
去除剩余伪栅结构，形成所述沟槽。


6.如权利要求5所述的半导体结构的形成方法，其特征在于，形成所述第二侧墙材料层的工艺为原子层沉积工艺或者化学气相沉积工艺。


7.如权利要求1所述的半导体结构的形成方法，其特征在于，在所述第一侧墙层上形成竖向长度小于所述第一侧墙层的第二侧墙层的步骤包括：所述第二侧墙层的底端与所述第一侧墙层的底端齐平。


8.如权利要求7所述的半导体结构的形成方法，其特征在于，形成所述第二侧墙层和沟槽的步骤包括：
去除所述伪栅结构，形成开口；
在形成所述开口后，在所述第一侧墙层的侧壁上形成第二侧墙材料层；<...

【专利技术属性】
技术研发人员：赵猛，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海;31