半导体装置的形成方法制造方法及图纸

提供一种半导体装置的形成方法，包括：形成一结构，其包括垂直堆叠在一基底上方的多个纳米线；沉积一介电材料层，其围绕上述纳米线；对上述介电材料层的一表面部分施行一处理工艺；选择性蚀刻上述介电材料层的上述表面部分；重复施行上述处理工艺与上述选择性蚀刻的步骤，直到局部暴露上述纳米线；以及形成一栅极结构，其接合上述纳米线。

Forming method of semiconductor device

【技术实现步骤摘要】
半导体装置的形成方法
本公开实施例是关于半导体技术，特别是关于半导体装置的形成方法。
技术介绍
半导体集成电路(integratedcircuit；IC)工业已历经了指数式的成长。在集成电路的材料与设计的技术发展下，已产出数个世代的集成电路，每个世代均比其前一个世代具有较小且更复杂的电路。在集成电路革命的过程中，通常是随着功能密度(例如：每单位芯片面积的互连的装置数量)的增加而缩减几何尺寸(例如：使用一工艺所能形成的最小构件(或是线))。这样的尺寸缩减的过程通常会通过增加制造效率与降低关联的成本而获得效益。这样的尺寸缩减亦会增加所加工及制造的集成电路的复杂度。近来，为了通过增加栅极沟道耦合(gatechannelcoupling)、减少关闭状态电流(OFF-statecurrent)及减少短沟道效应(short-channeleffects；SCEs)来改善对栅极的控制，已努力引入多栅极晶体管(multi-gatetransistors)。这样的多栅极晶体管的一种为鳍式场效晶体管(finfield-effecttransistor；Fi本文档来自技高网...

【技术保护点】
1.一种半导体装置的形成方法，包括：/n形成一结构，其包括垂直堆叠在一基底上方的多个纳米线；/n沉积一介电材料层，其围绕所述多个纳米线；/n对该介电材料层的一表面部分施行一处理工艺；/n选择性蚀刻该介电材料层的该表面部分；/n重复施行该处理工艺与该选择性蚀刻的步骤，直到局部暴露所述多个纳米线；以及/n形成一栅极结构，其接合所述多个纳米线。/n

【技术特征摘要】
20181023 US 62/749,491;20191003 US 16/592,2811.一种半导体装置的形成方法，包括：
形成一结构，其包括垂直堆叠在一基底上方的多个纳米...

【专利技术属性】
技术研发人员：林含谕，杨建勋，林执中，李芳苇，林佛儒，林立德，林斌彦，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71