半导体结构及其形成方法技术

一种半导体结构及其形成方法，形成方法包括：提供基底，基底包括衬底、凸出于衬底上分立的鳍部以及位于鳍部上的一个或多个沟道叠层，沟道叠层包括牺牲层和位于牺牲层上的沟道层，牺牲层与沟道层材料不同；在鳍部上形成伪栅结构；刻蚀伪栅结构两侧的沟道叠层，形成第一凹槽；横向去除第一凹槽侧壁露出的部分宽度的牺牲层，形成位于沟道层与鳍部间的第二凹槽，或者形成位于沟道层间以及沟道层与鳍部间的第二凹槽；在第二凹槽中形成半导体层；在半导体层表面以及第一凹槽中形成源漏掺杂层。因为鳍部、沟道层以及半导体层的材料都为半导体材料，源漏掺杂层与它们的晶格常数相差不大，因此，在半导体层表面形成的源漏掺杂层的质量好。

Semiconductor structure and its formation method

【技术实现步骤摘要】
半导体结构及其形成方法
本专利技术涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。
技术介绍
在半导体制造中，随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小，为了适应更小的特征尺寸，金属-氧化物-半导体场效应晶体管(Metal-Oxide-SemiconductorField-EffectTransistor，MOSFET)的沟道长度也相应不断缩短。然而，随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，因此栅极结构对沟道的控制能力随之变差，栅极电压夹断(pinchoff)沟道的难度也越来越大，使得亚阈值漏电(subthresholdleakage)现象，即所谓的短沟道效应(SCE：short-channeleffects)更容易发生。因此，为了更好的适应器件尺寸按比例缩小的要求，半导体工艺逐渐开始从平面晶体管向具有更高功效的三维立体式的晶体管过渡，如全包围栅极(Gate-all-around，GAA)晶体管。全包围金属栅极晶体管中，栅极从四周包围沟道所在的区域，与平面晶体管相比，全包围金属栅极晶体管的栅极对沟道的控制能力更强，能够更好的抑制短沟道效应。
技术实现思路
本专利技术实施例解决的问题是提供一种半导体结构及其形成方法，优化半导体结构的电学性能。为解决上述问题，本专利技术实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底包括衬底、凸出于所述衬底上分立的鳍部以及位于所述鳍部上的一个或多个沟道叠层，所述沟道叠层包括牺牲层和位于所述牺牲层上的沟道层，所述牺牲层与所述沟道层材料不同；在所述鳍部上形成伪栅结构，所述伪栅结构横跨所述沟道叠层，所述伪栅结构覆盖所述沟道叠层的部分顶壁和部分侧壁；刻蚀所述伪栅结构两侧的所述沟道叠层，形成第一凹槽；横向去除所述第一凹槽侧壁露出的部分宽度的所述牺牲层，形成位于所述沟道层与所述鳍部间的第二凹槽，或者形成位于所述沟道层间以及所述沟道层与所述鳍部间的第二凹槽；在所述第二凹槽中形成半导体层；在所述半导体层表面以及所述第一凹槽中形成源漏掺杂层。可选的，形成所述第二凹槽的步骤中，横向去除所述第一凹槽侧壁露出的所述牺牲层的宽度为1.5纳米至8纳米。可选的，采用湿法刻蚀工艺横向去除所述牺牲层，形成所述第二凹槽。可选的，所述鳍部和沟道层的材料为硅，所述牺牲层的材料为锗化硅；所述湿法刻蚀工艺采用的刻蚀溶液为四甲基氢氧化铵溶液。可选的，所述鳍部和沟道层的材料为硅，所述牺牲层的材料为二氧化硅；所述湿法刻蚀工艺采用的刻蚀溶液为刻蚀溶液为氢氟酸溶液。可选的，所述半导体层、沟道层和鳍部的材料相同。可选的，刻蚀所述伪栅结构两侧的所述沟道叠层，形成第一凹槽的步骤包括：刻蚀所述沟道叠层直至露出所述鳍部顶面，形成第一凹槽；或者，刻蚀所述沟道叠层和部分厚度的所述鳍部，形成第一凹槽。可选的，在所述第一凹槽中形成源漏掺杂层的步骤包括：采用外延生长的方式形成源漏掺杂层。可选的，所述半导体结构的形成方法还包括：在形成所述源漏掺杂层后，在所述源漏掺杂层上形成介质层，所述介质层露出所述伪栅结构顶部；去除所述伪栅结构，形成第一开口；去除所述牺牲层，形成由所述半导体层、鳍部和沟道层，或者由半导体层和沟道层围成的通道，所述通道与所述第一开口连通；在所述第一开口和通道中，形成金属栅极结构；在形成所述通道后，在形成金属栅极结构前，在所述通道内的所述半导体层上覆盖内侧墙层。可选的，在所述通道内的半导体层上覆盖内侧墙层的步骤包括：形成覆盖所述通道的内侧墙材料层；去除所述通道上侧壁和下侧壁上的内侧墙材料层，形成内侧墙层。可选的，形成覆盖所述通道的内侧墙材料层的步骤包括：采用原子层气相沉积工艺，形成所述内侧墙材料层。可选的，所述半导体层的形成步骤包括：利用外延生长方式在所述第二凹槽中形成半导体材料层，去除所述鳍部和沟道层上的半导体材料层，形成半导体层。相应的，本专利技术实施例还提供一种半导体结构，包括：衬底；多个分立的鳍部，位于所述衬底上；源漏掺杂层，分立于所述鳍部上；一个或多个相间隔的沟道层，位于所述源漏掺杂层之间；半导体层，位于所述沟道层与鳍部之间，或者所述沟道层与鳍部之间和所述沟道层之间，且所述半导体层位于所述源漏掺杂层侧壁上；通道，由所述半导体层、鳍部和沟道层围成，或者由半导体层和沟道层围成；金属栅极结构，位于所述通道中。可选的，所述半导体层、沟道层和鳍部的材料相同。可选的，所述半导体层的宽度为1.5纳米至8纳米。可选的，所述半导体结构还包括：内侧墙层，位于所述通道内的所述半导体层上。可选的，所述内侧墙层的材料为SiN、SiON、SiBCN或SiCN。可选的，所述内侧墙层的宽度为1纳米至4纳米。可选的，所述半导体结构还包括位于所述源漏掺杂层上的介质层，所述介质层、最顶端沟道层以及沟道层的侧壁围成第一开口，所述金属栅极结构还位于所述第一开口中。可选的，所述金属栅极结构包括覆盖所述第一开口和通道的功函数层，以及位于功函数层上的金属栅极层。与现有技术相比，本专利技术实施例的技术方案具有以下优点：本专利技术实施例提供基底，所述基底包括衬底、凸出于所述衬底上分立的鳍部以及位于所述鳍部上的一个或多个沟道叠层，所述沟道叠层包括牺牲层和位于所述牺牲层上的沟道层，所述牺牲层与所述沟道层材料不同；在所述鳍部上形成伪栅结构，所述伪栅结构横跨所述沟道叠层，所述伪栅结构覆盖所述沟道叠层的部分顶壁和部分侧壁；刻蚀所述伪栅结构两侧的所述沟道叠层，形成第一凹槽；横向去除所述第一凹槽侧壁露出的部分宽度的所述牺牲层，形成位于所述沟道层与所述鳍部间的第二凹槽，或者形成位于所述沟道层间和所述沟道层与所述鳍部间的第二凹槽；在所述第二凹槽中形成半导体层；在所述半导体层表面以及第一凹槽中形成源漏掺杂层。所述源漏掺杂层形成在所述半导体层表面以及第一凹槽中，因为所述鳍部、沟道层以及半导体层的材料都为半导体材料，所述源漏掺杂层与它们的晶格常数相差不大，因此，在所述半导体层表面形成的源漏掺杂层的质量好。可选方案中，所述半导体层、沟道层和鳍部的材料相同，有利于进一步提高在半导体层表面形成的源漏掺杂层的质量。可选方案中，去除所述牺牲层的过程中，所述牺牲层的被刻蚀速率大于所述半导体层、鳍部和沟道的被刻蚀速率，因此，形成由所述半导体层、鳍部和沟道层，或者由半导体层和沟道层围成的通道，所述半导体层起到刻蚀停止层的作用，使得所述源漏掺杂层在去除所述牺牲层的过程中免受损伤。附图说明图1是一种半导体结构的形成方法中对应的结构示意图；图2至图12是本专利技术半导体结构的形成方法一实施例中各步骤对应的结构示意图。具体实施方式由
技术介绍
可知，目前所形成的器件仍有性能不佳的问题。现结合一种半导体结构的形成方法分析器件性能不佳的原因。参考图1，示出了一种半导体结构的形成方法中各步骤对应的结构示意图。参考图1，提供基底，所述基底包括衬底1、凸出于所述衬底1上分本文档来自技高网...

【技术保护点】
1.一种半导体结构的形成方法，其特征在于，包括：/n提供基底，所述基底包括衬底、凸出于所述衬底上分立的鳍部以及位于所述鳍部上的一个或多个沟道叠层，所述沟道叠层包括牺牲层和位于所述牺牲层上的沟道层，所述牺牲层与所述沟道层材料不同；/n在所述鳍部上形成伪栅结构，所述伪栅结构横跨所述沟道叠层，所述伪栅结构覆盖所述沟道叠层的部分顶壁和部分侧壁；/n刻蚀所述伪栅结构两侧的所述沟道叠层，形成第一凹槽；/n横向去除所述第一凹槽侧壁露出的部分宽度的所述牺牲层，形成位于所述沟道层与所述鳍部间的第二凹槽，或者形成位于所述沟道层间以及所述沟道层与所述鳍部间的第二凹槽；/n在所述第二凹槽中形成半导体层；/n在所述半导体层表面以及所述第一凹槽中形成源漏掺杂层。/n

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：
提供基底，所述基底包括衬底、凸出于所述衬底上分立的鳍部以及位于所述鳍部上的一个或多个沟道叠层，所述沟道叠层包括牺牲层和位于所述牺牲层上的沟道层，所述牺牲层与所述沟道层材料不同；
在所述鳍部上形成伪栅结构，所述伪栅结构横跨所述沟道叠层，所述伪栅结构覆盖所述沟道叠层的部分顶壁和部分侧壁；
刻蚀所述伪栅结构两侧的所述沟道叠层，形成第一凹槽；
横向去除所述第一凹槽侧壁露出的部分宽度的所述牺牲层，形成位于所述沟道层与所述鳍部间的第二凹槽，或者形成位于所述沟道层间以及所述沟道层与所述鳍部间的第二凹槽；
在所述第二凹槽中形成半导体层；
在所述半导体层表面以及所述第一凹槽中形成源漏掺杂层。


2.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述第二凹槽的步骤中，横向去除所述第一凹槽侧壁露出的所述牺牲层的宽度为1.5纳米至8纳米。


3.如权利要求1所述的半导体结构的形成方法，其特征在于，采用湿法刻蚀工艺横向去除所述牺牲层，形成所述第二凹槽。


4.如权利要求3所述的半导体结构的形成方法，其特征在于，所述鳍部和沟道层的材料为硅，所述牺牲层的材料为锗化硅；所述湿法刻蚀工艺采用的刻蚀溶液为四甲基氢氧化铵溶液。


5.如权利要求3所述的半导体结构的形成方法，其特征在于，所述鳍部和沟道层的材料为硅，所述牺牲层的材料为二氧化硅；所述湿法刻蚀工艺采用的刻蚀溶液为刻蚀溶液为氢氟酸溶液。


6.如权利要求1所述的半导体结构的形成方法，其特征在于，所述半导体层、沟道层和鳍部的材料相同。


7.如权利要求1所述的半导体结构的形成方法，其特征在于，刻蚀所述伪栅结构两侧的所述沟道叠层，形成第一凹槽的步骤包括：
刻蚀所述沟道叠层直至露出所述鳍部顶面，形成第一凹槽；
或者，刻蚀所述沟道叠层和部分厚度的所述鳍部，形成第一凹槽。


8.如权利要求1所述的半导体结构的形成方法，其特征在于，在所述第一凹槽中形成源漏掺杂层的步骤包括：采用外延生长的方式形成源漏掺杂层。


9.如权利要求1所述的半导体结构的形成方法，其特征在于，
所述半导体结构的形成方法还包括：在形成所述源漏掺杂层后，在所述源漏掺杂层上形成介质层，所述介质层露出所述伪栅结构顶部；去除所述伪栅结构，形成第一开口；去除所述牺牲层，形成由所述半导体层、鳍部和沟道层，或者由半导体层和沟道层围成的...

【专利技术属性】
技术研发人员：周飞，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海;31