制造半导体装置的方法制造方法及图纸

一种制造半导体装置的方法，包括：移除虚拟栅极结构，以在半导体层上形成栅极沟槽、在界面层上形成高k值栅极介电层，其中界面层曝露于栅极沟槽中、在高k值栅极介电层上沉积含金属前驱物以形成含金属层、以及随后在含金属层上沉积含铝前驱物，其中含铝前驱物的沉积在高k值栅极介电层与界面层之间的一界面处形成氧化铝层，且含金属前驱物包括不同于铝的金属。上述方法还包括在沉积含铝前驱物后，移除含金属层的一部分、在含金属层的剩余部分上沉积功函数金属层、以及在功函数金属层上形成体导电层，进而形成金属栅极结构。

Methods of manufacturing semiconductor devices

【技术实现步骤摘要】
制造半导体装置的方法
本公开涉及半导体装置，特别涉及鳍式场效晶体管(fin-likefieldeffecttransistor,FinFET)装置及栅极全环(gate-all-around,GAA)装置。
技术介绍
半导体集成电路(integratedcircuit,IC)工业经历了快速的成长。在IC设计及IC材料的技术进步产生了许多世代的IC，与前一世代相比，每一世代的IC具有更小及更复杂的电路。在IC发展过程中，当几何尺寸(例如：制造制程所能创造的最小组件(或线段))下降时，功能密度(例如:每单位芯片区域的互连装置的数量)通常都会增加。这种微缩通常会通过增加生产效率及减少相关成本来提供效益。这些微缩亦已增加了处理及制造IC的复杂性。举例来说，当制造诸如鳍式场效晶体管(FinFET)之类的场效晶体管(FET)时，可通过使用金属栅极电极取代多晶硅(polysilicon)栅极电极以改进装置性能。一种形成金属栅极结构的制程在制造装置的其他组件之后，以金属栅极结构取代虚拟(dummy)多晶硅栅极结构。尽管这种形成金属栅极结构的方法通常已能满足需求，但在实施这种制造制程中仍然存在挑战，尤其涉及在FinFET中的特征尺寸(featuresize)持续缩小的同时提高装置性能的方面。
技术实现思路
本公开实施例提供一种制造半导体装置的方法。上述制造半导体装置的方法包括在设置于半导体结构上的界面层上形成栅极介电层、在栅极介电层上施加第一含金属前驱物以形成第一含金属层、在第一含金属层上施加第二含金属前驱物，以在栅极介电层与界面层之间的界面处形成第二含金属层、以及随后在栅极介电层上形成金属栅极堆叠。本公开实施例提供一种制造半导体装置的方法。上述制造半导体装置的方法包括移除虚拟栅极结构，以在半导体层上形成栅极沟槽、在界面层上形成高k值栅极介电层，其中界面层曝露于栅极沟槽中、在高k值栅极介电层上沉积含金属前驱物以形成含金属层、以及随后在含金属层上沉积含铝前驱物，其中含铝前驱物的沉积在高k值栅极介电层与界面层之间的一界面处形成氧化铝层，且其中含金属前驱物包括不同于铝的金属。上述制造半导体装置的方法还包括在沉积含铝前驱物后，移除含金属层的一部分、在含金属层的剩余部分上沉积功函数金属层、以及在功函数金属层上形成体导电层，进而形成金属栅极结构。本公开实施例提供一种半导体结构。上述半导体结构包括设置于半导体层上的界面层、设置于界面层上的高k值栅极介电层，其中高k值栅极介电层包括第一金属、设置于高k值栅极介电层与界面层之间的界面处的金属氧化物层，其中金属氧化物层被配置以与界面层形成一偶极矩、以及设置于高k值栅极介电层上的金属栅极堆叠。在许多实施例中，金属氧化物层包括不同于第一金属的第二金属，且第二金属的浓度自高k值栅极介电层的顶部表面朝高k值栅极介电层与界面层之间的界面降低。附图说明本公开实施例可通过阅读下列的详细说明及范例并配合对应的附图以更加详细地了解。需注意的是，依照业界的标准操作，各种特征并未依照比例绘制，且仅用于说明的目的。事实上，为了清楚论述，各种特征的尺寸可任意地增加或减少。图1是根据本公开多种实施方式所示，制造半导装置的方法的流程图。图2是根据本公开多种实施方式所示，半导体装置的一实施例的透视图。图3A是根据本公开多种实施方式所示，图1的方法的实施例的中间阶段期间，图2的半导体装置的实施例沿着线段AA’的截面图。图3B是根据本公开多种实施方式所示，图1的方法的实施例的中间阶段期间，图2的半导体装置的实施例沿着线段BB’的截面图。图4A是根据本公开多种实施方式所示，图1的方法的实施例的中间阶段期间，图2的半导体装置的实施例沿着线段AA’的截面图。图4B是根据本公开多种实施方式所示，图1的方法的实施例的中间阶段期间，图2的半导体装置的实施例沿着线段BB’的截面图。图5A是根据本公开多种实施方式所示，图1的方法的实施例的中间阶段期间，图2的半导体装置的实施例沿着线段AA’的截面图。图5B是根据本公开多种实施方式所示，图1的方法的实施例的中间阶段期间，图2的半导体装置的实施例沿着线段BB’的截面图。图6A是根据本公开多种实施方式所示，图1的方法的实施例的中间阶段期间，图2的半导体装置的实施例沿着线段AA’的截面图。图6B是根据本公开多种实施方式所示，图1的方法的实施例的中间阶段期间，图2的半导体装置的实施例沿着线段BB’的截面图。图7A至图7D是根据本公开多种实施方式所示，图1的方法的实施例的中间阶段期间，图2的半导体装置的实施例的示意图。图8A是根据本公开一些实施方式所示，图1所示的方法的实施例的示意图。图8B是根据本公开一些实施方式所示，本公开的实施例的示意图。图9A是根据本公开多种实施方式所示，图1的方法的实施例的中间阶段期间，图2的半导体装置的实施例沿着线段AA’的截面图。图9B是根据本公开多种实施方式所示，图1的方法的实施例的中间阶段期间，图2的半导体装置的实施例沿着线段BB’的截面图。图10是根据本公开多种实施方式所示，制造半导体装置的方法的流程图。图11A至图11D是根据本公开多种实施方式所示，图10的方法的实施例的中间阶段期间，图2的半导体装置的实施例沿着线段AA’的截面图。其中，附图标记说明如下：100～方法102-112～操作200～半导体装置202～基板204～鳍片208～隔离结构210～虚拟栅极结构212～栅极间隔物214～源极/漏极特征218～层间介电层AA’、BB’～线段220～沟槽232～界面层234～高k值介电层236～含金属层310～前驱物238～含铝层320～前驱物234’～薄层236’、238’～区域T、T’、t、h～厚度244～功函数金属层246～体导电层250～金属栅极结构300～方法302-312～操作200’～GAA装置203～主动区205～牺牲层207～多层结构213～内部间隔物230～沟槽具体实施方式本公开提供许多不同的实施例或范例以实施本公开的不同特征。以下的公开内容叙述各个组件及其排列方式的特定实施例，以简化说明。理所当然的，这些特定的范例并非旨于限制。举例来说，若是本公开叙述了一第一特征形成于一第二特征之上或上方，即表示其可能包含上述第一特征与上述第二特征是直接接触的实施例，亦可能包含了有附加特征形成于上述第一特征与上述第二特征之间，而使上述第一特征与第二特征可能未直接接触的实施例。此外，以下本公开不同实施例可能重复使用相同的参考符号及/或标记。这些重复是为了简化与清晰的目的，并非用以限制所讨论的不同实施例及/或结构之间有特定的关系。<本文档来自技高网...

【技术保护点】
1.一种制造半导体装置的方法，包括：/n在设置于一半导体结构上的一界面层上形成一栅极介电层；/n在上述栅极介电层上施加一第一含金属前驱物，以形成一第一含金属层；/n在上述第一含金属层上施加一第二含金属前驱物，以在上述栅极介电层与上述界面层之间的一界面处形成一第二含金属层；以及/n在施加上述第二含金属前驱物后，在上述栅极介电层上形成一金属栅极堆叠。/n

【技术特征摘要】
20181012 US 62/745,004;20190917 US 16/573,7331.一种制造半导体装置的方法，包括：
在设置于一半导体结构上的一界面层上形成一栅极介电...

【专利技术属性】
技术研发人员：曹学文，方子韦，赵皇麟，宋国梁，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71