半导体结构及其形成方法技术

一种半导体结构及其形成方法，形成方法包括：提供基底，基底包括衬底、凸立于衬底上分立的鳍部；形成横跨鳍部的伪栅结构，伪栅结构包括第一伪栅层和位于第一伪栅层上的第二伪栅层，第一伪栅层的宽度从下往上渐宽，第二伪栅层的侧壁与衬底顶面垂直；在伪栅结构两侧的鳍部中形成源漏掺杂层；在源漏掺杂层上形成介质层，介质层暴露出伪栅结构顶部；去除伪栅结构，在介质层内形成开口；形成填充满开口的金属栅极结构。本发明专利技术第一伪栅层侧壁与鳍部顶壁的夹角小于90°，因此后续去除第一伪栅层时的工艺空间大，不容易残留，在此基础上，第二伪栅层的侧壁与衬底顶面垂直，节省了鳍部顶面横向的空间，有利于进一步缩小器件尺寸，优化了半导体结构的性能。

【技术实现步骤摘要】
半导体结构及其形成方法
本专利技术实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。
技术介绍
在半导体制造中，随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小，为了适应更小的特征尺寸，金属-氧化物-半导体场效应晶体管(Metal-Oxide-SemiconductorField-EffectTransistor，MOSFET)的沟道长度也相应不断缩短。然而，随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，因此栅极结构对沟道的控制能力随之变差，栅极电压夹断(pinchoff)沟道的难度也越来越大，使得亚阈值漏电(subthresholdleakage)现象，即所谓的短沟道效应(SCE：short-channeleffects)更容易发生。因此，为了减小短沟道效应的影响，半导体工艺逐渐开始从平面MOSFET向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应晶体管(FinFET)。FinFET中，栅极结构至少可以从两侧对超薄体(鳍部)进行控制，与平面MOSFET相比，栅极结构对沟道的控制能力更强，能够很好的抑制短沟道效应；且FinFET相对于其他器件，与现有集成电路制造具有更好的兼容性。在FinFET器件中，先形成覆盖所述鳍部部分顶壁和部分侧壁的伪栅结构，所述伪栅结构为后续制程中形成金属栅极结构占据空间，但形成的半导体结构的性能不佳。
技术实现思路
本专利技术实施例解决的问题是提供一种半导体结构及其形成方法，来优化半导体结构的性能。为解决上述问题，本专利技术实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底包括衬底、凸立于所述衬底上分立的鳍部；形成横跨所述鳍部的伪栅结构，所述伪栅结构覆盖所述鳍部的部分顶壁和部分侧壁，所述伪栅结构包括第一伪栅层和位于所述第一伪栅层上的第二伪栅层，所述第一伪栅层的宽度从下往上渐宽，所述第二伪栅层的侧壁与所述衬底顶面垂直；在所述伪栅结构两侧的所述鳍部中形成源漏掺杂层；在所述源漏掺杂层上形成介质层，所述介质层暴露出所述伪栅结构顶部；去除所述伪栅结构，在所述介质层内形成开口；形成填充满所述开口的金属栅极结构。可选的，所述伪栅结构的形成步骤包括：形成覆盖所述鳍部的第一伪栅材料层和位于所述第一伪栅材料层上的第二伪栅材料层；图形化所述第一伪栅材料层和第二伪栅材料层，形成过渡第一伪栅层和位于所述过渡第一伪栅层上的第二伪栅层，所述过渡第一伪栅层的侧壁与所述鳍部顶面垂直；采用湿法刻蚀工艺刻蚀所述过渡第一伪栅层的侧壁，形成第一伪栅层。可选的，所述第一伪栅层的材料为锗化硅，所述第二伪栅层的材料为硅；所述湿法刻蚀工艺采用的刻蚀溶液为四甲基氢氧化铵溶液。可选的，所述伪栅结构的形成步骤包括：形成覆盖所述鳍部的第一伪栅材料层和位于所述第一伪栅材料层上的第二伪栅材料层；图形化所述第二伪栅材料层，形成第二伪栅层；刻蚀所述第二伪栅层露出的所述第一伪栅材料层，形成第一伪栅层。可选的，形成所述第一伪栅材料层的步骤包括：形成覆盖所述鳍部的第一栅极膜；对所述第一栅极膜进行平坦化处理；回刻蚀部分厚度的所述第一栅极膜，使得剩余第一栅极膜顶部与鳍部顶壁齐平或者低于所述鳍部顶壁，形成第一伪栅材料层。可选的，形成所述第一栅极膜的步骤包括：采用化学气相沉积工艺多次沉积，形成所述第一栅极膜。可选的，所述化学气相沉积工艺的步骤中，每次的沉积厚度为1纳米至2纳米。可选的，所述第一栅极膜的材料为锗化硅，所述化学气相沉积工艺的步骤中，后一次沉积中锗离子占比低于前一次沉积中锗离子的占比。可选的，所述第一伪栅层的材料为锗化硅，所述第一伪栅层中锗离子的占比从下往上依次降低。可选的，所述第一伪栅层中锗离子的摩尔体积百分比为20％至80％。可选的，所述第一伪栅层的侧壁与所述衬底顶面的夹角为α，80°≤α＜90°。可选的，所述第二伪栅层底面低于所述鳍部的顶壁，或者与所述鳍部的顶壁齐平。可选的，沿垂直于所述第二伪栅层侧壁的方向，所述第二伪栅层的宽度与所述第一伪栅层的顶面的宽度相同。可选的，所述第二伪栅层的材料为硅、氧化硅或氮氧化硅。可选的，所述半导体结构的形成方法包括：在形成所述伪栅结构后，形成源漏掺杂层之前，在所述第一伪栅层侧壁上形成第一侧墙层；形成所述第一侧墙层之后，在所述第一侧墙层的侧壁以及所述第二伪栅层的侧壁上形成第二侧墙。相应的，本专利技术实施例还提供一种半导体结构，包括：衬底；鳍部，分立于所述衬底上；金属栅极结构，横跨所述鳍部，且所述金属栅极结构覆盖所述鳍部的部分顶壁和部分侧壁；源漏掺杂层，位于所述金属栅极结构两侧的所述鳍部中；所述金属栅极结构包括第一栅极层和位于所述第一栅极层上的第二栅极层，所述第二栅极层的侧壁与所述衬底顶面垂直，所述第一栅极层的宽度从下往上渐宽。可选的，所述第一栅极层的侧壁与所述衬底顶面的夹角为α，80°≤α＜90°。可选的，所述第二栅极层和第一栅极层的材料均为镁钨合金。可选的，所述第二栅极层底面低于所述鳍部的顶壁，或者与所述鳍部的顶壁齐平。可选的，所述半导体结构还包括第一侧墙层，位于所述第一栅极层侧壁上；第二侧墙层，位于所述第一侧墙层和所述第二栅极层侧壁上。与现有技术相比，本专利技术实施例的技术方案具有以下优点：本专利技术实施例的所述伪栅结构分为两层，位于下层的第一伪栅层的宽度由下往上逐渐增加，使得所述第一伪栅层侧壁与所述鳍部顶壁之间的夹角小于90°，因此后续去除所述伪栅结构过程中去除所述第一伪栅层的工艺空间大，有利于去除所述第一伪栅层，尤其是能够有效的去除位于底部拐角处的第一伪栅层，避免所述伪栅结构的刻蚀残留问题；此外，位于上层的第二伪栅层的侧壁与所述衬底顶部垂直，节省了所述伪栅结构顶部横向的空间，有利于缩小半导体结构的尺寸。因此，本专利技术在解决伪栅结构刻蚀残留问题的同时，还能够保证半导体结构满足器件小型化微型化的发展趋势。可选方案中，金属栅极结构三面包围沟道，其中所述金属栅极结构与鳍部顶壁接触的部分对沟道的控制能力大于所述金属栅极结构与所述鳍部侧壁接触部分对沟道的控制能力。因此，当所述伪栅结构横向宽度不变时，所述第二伪栅层的底面与所述鳍部顶壁齐平或者低于所述鳍部顶壁，可使得所述第二伪栅层与所述鳍部顶壁接触的面积最大，也即使得后期形成的金属栅极结构与鳍部顶壁接触的面积最大，相应的所述金属栅极结构对沟道的控制能力好。附图说明图1是一种半导体结构的形成方法对应的结构示意图；图2至图16是本专利技术实施例半导体结构的形成方法一实施例中各步骤对应的结构示意图；图17至图20是本专利技术实施例半导体结构的形成方法另一实施例中各步骤对应的结构示意图。具体实施方式由
技术介绍
可知，目前所形成的器件仍有性能不佳的问题。现结合一种半导体结构的形成方法分析器件性能不佳的原因。参考1，示出了一种半导体结构的形成方法对应的结构示意图。参考图1，提供基底，所述基底包括衬底1、凸立于所述衬底1本文档来自技高网...

【技术保护点】
1.一种半导体结构的形成方法，其特征在于，包括：/n提供基底，所述基底包括衬底、凸立于所述衬底上分立的鳍部；/n形成横跨所述鳍部的伪栅结构，所述伪栅结构覆盖所述鳍部的部分顶壁和部分侧壁，所述伪栅结构包括第一伪栅层和位于所述第一伪栅层上的第二伪栅层，所述第一伪栅层的宽度从下往上渐宽，所述第二伪栅层的侧壁与所述衬底顶面垂直；/n在所述伪栅结构两侧的所述鳍部中形成源漏掺杂层；/n在所述源漏掺杂层上形成介质层，所述介质层暴露出所述伪栅结构顶部；去除所述伪栅结构，在所述介质层内形成开口；/n形成填充满所述开口的金属栅极结构。/n

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：
提供基底，所述基底包括衬底、凸立于所述衬底上分立的鳍部；
形成横跨所述鳍部的伪栅结构，所述伪栅结构覆盖所述鳍部的部分顶壁和部分侧壁，所述伪栅结构包括第一伪栅层和位于所述第一伪栅层上的第二伪栅层，所述第一伪栅层的宽度从下往上渐宽，所述第二伪栅层的侧壁与所述衬底顶面垂直；
在所述伪栅结构两侧的所述鳍部中形成源漏掺杂层；
在所述源漏掺杂层上形成介质层，所述介质层暴露出所述伪栅结构顶部；去除所述伪栅结构，在所述介质层内形成开口；
形成填充满所述开口的金属栅极结构。


2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述伪栅结构的形成步骤包括：
形成覆盖所述鳍部的第一伪栅材料层和位于所述第一伪栅材料层上的第二伪栅材料层；
图形化所述第一伪栅材料层和第二伪栅材料层，形成过渡第一伪栅层和位于所述过渡第一伪栅层上的第二伪栅层，所述过渡第一伪栅层的侧壁与所述鳍部顶面垂直；
采用湿法刻蚀工艺刻蚀所述过渡第一伪栅层的侧壁，形成第一伪栅层。


3.如权利要求2所述的半导体结构的形成方法，其特征在于，所述第一伪栅层的材料为锗化硅，所述第二伪栅层的材料为硅；所述湿法刻蚀工艺采用的刻蚀溶液为四甲基氢氧化铵溶液。


4.如权利要求1所述的半导体结构的形成方法，其特征在于，所述伪栅结构的形成步骤包括：
形成覆盖所述鳍部的第一伪栅材料层和位于所述第一伪栅材料层上的第二伪栅材料层；
图形化所述第二伪栅材料层，形成第二伪栅层；
刻蚀所述第二伪栅层露出的所述第一伪栅材料层，形成第一伪栅层。


5.如权利要求2或4所述的半导体结构的形成方法，其特征在于，
形成所述第一伪栅材料层的步骤包括：形成覆盖所述鳍部的第一栅极膜；对所述第一栅极膜进行平坦化处理；回刻蚀部分厚度的所述第一栅极膜，使得剩余第一栅极膜顶部与鳍部顶壁齐平或者低于所述鳍部顶壁，形成第一伪栅材料层。


6.如权利要求5所述的半导体结构的形成方法，其特征在于，形成所述第一栅极膜的步骤包括：采用化学气相沉积工艺多次沉积，形成所述第一栅极膜。


7.如权利要求6所述的半导体结构的形成方法，其特征在于，所述化学气相沉积工艺的步骤中，每次的沉积厚度为1纳米至2纳米。


8.如权利要求6所述的半导体结构的形成方法，其特征在于，所述第一栅极膜的材料为锗化硅，所述化学气相沉积工艺的步骤中，后一次沉积中锗离...

【专利技术属性】
技术研发人员：王楠，王颖倩，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海;31