【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及高电压、高功率MOSFET及低电压、低功率M0SFET。
技术介绍
将高电压、高功率MOSFET及低电压、低功率MOSFET组合在集成电路中通常涉及不 能有效地用于形成低功率MOSFET的用于形成高功率MOSFET的处理步骤及不能有效地用于 形成高功率MOSFET的用于形成低功率MOSFET的其它处理步骤。因为减小集成电路制造中 的处理步骤的数目是恒定的目标，所以高度期望用于两种类型装置之共用架构。
技术实现思路
本专利技术在其一个形式中包括LDM0S装置，其具有第一导电率类型的衬底；所述衬 底上的起始外延层；所述起始外延层中的与所述第一导电率类型相反的第二导电率类型的 掩埋阱，所述掩埋阱在所述第一导电率类型的所述起始外延层的顶部中；构建于所述起始 外延层的顶部上的内嵌外延层，及位于漏极与栅极氧化物上的栅极及源极两者之间的场氧 化物；及所述内嵌外延层中所述掩埋阱上面的所述第二导电率类型的鞍形垂直掺杂梯度， 使得所述内嵌外延层中所述掩埋阱上面及所述场氧化物的中央部分下面的掺杂剂浓度低 于所述场氧化物的最靠近所述漏极及最靠近所述栅极的边缘处的掺杂剂浓度。...
【技术保护点】
一种ＬＤＭＯＳ装置，其包括：ａ）第一导电率类型的衬底；ｂ）所述衬底上的外延层；ｃ）所述外延层的下部分中的与所述第一导电率类型相反的第二导电率类型的掩埋阱，所述外延层在所述掩埋层下面为所述第一导电率类型；ｄ）位于漏极与栅极氧化物上的栅极及源极两者之间的场氧化物；ｅ）在所述外延层中所述掩埋阱上面的所述第二导电率类型的鞍形垂直掺杂梯度，使得所述外延层中所述掩埋阱上面及所述场氧化物的中央部分下面的掺杂剂浓度低于所述场氧化物的最靠近所述漏极及最靠近所述栅极的边缘处的掺杂剂浓度；及ｆ）位于源极区中的Ｐ阱及位于漏极区中的Ｎ阱。
【技术特征摘要】
【国外来华专利技术】...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。