ＭＯＳ晶体管及其制作方法技术

一种ＭＯＳ晶体管及其制作方法，其中ＭＯＳ晶体管的制作方法包括：提供半导体衬底，半导体衬底内的有源区包括ＭＯＳ晶体管的沟道区域；在半导体衬底的有源区内引入第一离子，形成隔离阱；在半导体衬底的有源区内引入第二离子，以调整待形成的ＭＯＳ晶体管的阈值电压；在ＭＯＳ晶体管的沟道区域内引入碳离子，所述引入碳离子步骤在引入第一离子之前或者之后、或者在引入第二离子之前或者之后进行。相应地，本发明专利技术还提供采用上述制作方法制作的ＭＯＳ晶体管。本发明专利技术通过在ＭＯＳ晶体管的沟道区域内引入碳离子，阻止后续在ＭＯＳ晶体管的沟道区域内注入的离子在后续的氧化形成栅介质层工艺中扩散，从而达到抑制瞬态增强扩散效应目的。

【技术实现步骤摘要】

本专利技术涉及半导体
，特别涉及MOS晶体管及其制作方法。
技术介绍
随着晶体管栅极长度的持续縮小，氧化增强扩散 (Oxidation-EnhancedDiffusion， OED)成为影响硼离子和磷离子扩散的关键因素，由于 OED效应，造成了瞬态增强扩散效应(TED)，而瞬态增强扩散效应不仅造成晶体管的短沟道 效应，而且影响晶体管沟道迁移率、结电容以及结漏电流。 现有技术公开了一种利用注入碳基团(carbon cluster)形成浅结以控制晶体管 的源、漏极内的硼离子的扩散，通过高剂量的注入碳基团以在硅衬底内形成应力，具体内容 下面参照图l至2加以详细说明。 图1为现有技术的在形成CMOS器件中注入有碳离子基团的剖面结构示意图，包 括位于半导体衬底中的n阱81和P阱82 ;位于半导体衬底中的隔离结构85 ;位于半导体 衬底上的栅介质层84以及栅电极83，另外，光刻胶掩模层86形成于PMOS区域。 首先，碳离子基团88注入在未掩膜的区域，该注入区域将成为nM0S的漏极延 伸区，注入深度通常为20 50nm或者更低，所述注入的碳离子的剂量范围为3E14至 2E15cm—2，该剂量将使注入区非晶化，并且将碳掺入硅。 接着，参照图2，给出形成n沟道漏极延伸区89的剖面结构示意图，通过注入n型 基团88形成。 随后的工艺还包括在nMOS区域形成光刻胶掩膜层、在pMOS区域注入p型基团形 成pMOS晶体管的漏极延伸区、以及分别形成nMOS晶体管的源/漏极和pMOS晶体管的源/ 漏极，在此不加详细叙述。 在申请号为US11/634565的美国专利申请中还可以发现更多与上述技术方案相 关的信息。 在上述技术方案中，通过在形成nMOS晶体管的源/漏极延伸区之前注入碳离子以 抑制源/漏极延伸区注入的P原子或者As原子的扩散，其基本原理是由于在多晶硅栅氧 化及源/漏区离子注入工艺中会产生间隙式缺陷，而注入的碳离子可以吸附这些间隙式缺 陷，这样达到了抑制TED目的。在现有的形成MOS晶体管工艺中，通常需要在沟道内注入离 子以调节晶体管的阈值电压，该注入的离子对于nMOS晶体管通常为硼离子，对于pMOS晶体 管通常为磷离子，上述技术方案中的碳离子注入的步骤未能起到抑制上述沟道注入和栅氧 化层生长以形成栅介质层等源/漏极延伸区形成前工艺所导致的缺陷的问题，由于这些缺 陷的存在以及随后的低温工艺过程，会导致沟道区杂质的增强扩散，影响晶体管的阈值电 压的控制和匹配。
技术实现思路
本专利技术解决的问题是提供一种MOS晶体管及其制作方法，以抑制氧化增强扩散引3起的瞬态增强扩散效应。 为解决上述问题，本专利技术提供了一种MOS晶体管的制作方法，包括提供半导体衬 底，所述半导体衬底分为待形成MOS晶体管的不同有源区，所述有源区包括MOS晶体管的沟 道区域；在半导体衬底的有源区内引入第一离子，形成隔离阱；在半导体衬底的有源区内 引入第二离子，以调整待形成的MOS晶体管的阈值电压；还包括在M0S晶体管的沟道区域 内引入碳离子。 所述弓I入碳离子步骤在引入第一离子步骤之后进行。 所述引入碳离子通过离子注入进行。 所述注入碳离子深度范围为5nm至50nm。 所述注入碳离子的能量范围为低于20KeV，所述注入碳离子的剂量范围为1E12至 1E14cm—2，角度范围为0至9° 。 相应地，本专利技术还提供一种MOS晶体管，包括半导体衬底，所述半导体衬底分为 待形成MOS晶体管的不同有源区，所述有源区包括MOS晶体管的沟道区域；隔离阱，位于半 导体衬底的有源区内，所述隔离阱通过引入第一离子形成；第二离子区，位于半导体衬底的 有源区内，用于调整待形成的MOS晶体管的阈值电压；还包括碳离子区，位于MOS晶体管 的沟道区域内。 所述碳离子区在引入第一离子形成隔离阱之后形成。 所述碳离子区通过离子注入形成。所述形成碳离子区的注入碳离子的深度范围为5nm至50nm。 所述形成碳离子区的注入碳离子的能量范围为低于20KeV，所述注入碳离子的剂 量范围为1E12至1E14cm—2，角度范围为0至9° 。 与现有技术相比，本技术方案具有以下优点通过在MOS晶体管的沟道区域内引 入碳离子，利用碳离子的"吸杂"作用，阻止后续在MOS晶体管的沟道区域内注入的用于调 整MOS晶体管阈值电压的离子在后续的氧化形成栅介质层工艺中扩散，从而达到抑制瞬态 增强扩散效应目的。 本技术方案还通过优化碳离子的能量范围为低于20KeV，所述注入碳离子的剂量 范围为1E12至1E14cm—2，可以防止由于注入碳离子损伤过大而引起的较高的结漏电流。附图说明 图1是现有技术的形成CMOS器件中注入有碳离子基团的剖面结构示意图； 图2是现有技术的形成n沟道漏极延伸区的剖面结构示意图； 图3是本专利技术的一个实施例的形成MOS晶体管的流程示意图； 图4至图8是本专利技术的一个实施例的形成MOS晶体管的剖面结构示意图； 图9是本专利技术的形成MOS晶体管的注入的碳离子剂量与结电容之间的关系； 图10是本专利技术的形成MOS晶体管的注入的碳离子能量与结电容之间的关系； 图11是本专利技术的形成nMOS晶体管在不同剂量下阈值电压与饱和漏极电流之间的 关系； 图12是本专利技术的形成nM0S晶体管在不同能量下阈值电压与饱和漏极电流之间的 关系。具体实施例方式以下通过依据附图详细地描述具体实施例，上述的目的和本专利技术的优点将更加清 楚 本专利技术首先提供一种MOS晶体管的制作方法，具体请参照图l，包括执行步骤 Sll，提供半导体衬底，所述半导体衬底内形成有隔离结构，所述隔离结构将半导体衬底分 为待形成M0S晶体管的不同有源区，所述有源区包括MOS晶体管的沟道区域；执行步骤 S13，在半导体衬底的有源区内引入第一离子，形成隔离阱；执行步骤S15，在半导体衬底的 有源区内引入第二离子，以调整待形成的MOS晶体管的阈值电压；执行步骤S17，在M0S晶 体管的沟道区域内引入碳离子。 所述引入碳离子步骤在引入第一离子之前或者之后、或者在引入第二离子之前或 者之后进行。优选在引入第一离子步骤之后进行。 下面结合图4至8详细描述本专利技术的形成M0S晶体管工艺，本实施例中，以所述引 入碳离子步骤在引入第一离子步骤之后进行为例。 首先参照图4，提供半导体衬底100，所述半导体衬底100内形成有隔离结构101， 所述隔离结构101将半导体衬底100分为待形成M0S晶体管的不同有源区(未标记)，所述 有源区包括M0S晶体管的沟道区域。所述半导体衬底100上还形成有垫氧化层103。 在半导体衬底100的有源区内引入第一离子，形成隔离阱102。所述第一离子与该 有源区待形成的M0S晶体管的种类有关，若待形成的M0S晶体管的沟道导电类型为n型，则 第一离子为P型，比如通常为硼离子；若待形成的M0S晶体管的沟道导电类型为p型，则第 一离子为n型，比如通常为磷离子。 通常，形成隔离阱102通过注入第一离子形成。 由于形成所述隔离阱目的为将半导体衬底100上形成的半导体器件之间以及与 半导体衬底100之间进行隔离，然后在隔离阱102内形成半导体器件，因此形成隔离阱102 的注入的第一离子的导电类型与半导体衬底100的导电类型相反，以便与半导体衬底100 之间形本文档来自技高网...

【技术保护点】
一种ＭＯＳ晶体管的制作方法，包括：提供半导体衬底，所述半导体衬底分为待形成ＭＯＳ晶体管的不同有源区，所述有源区包括ＭＯＳ晶体管的沟道区域；在半导体衬底的有源区内引入第一离子，形成隔离阱；在半导体衬底的有源区内引入第二离子，以调整待形成的ＭＯＳ晶体管的阈值电压；其特征在于，还包括：在ＭＯＳ晶体管的沟道区域内引入碳离子。

【技术特征摘要】

【专利技术属性】
技术研发人员：赵猛，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：31[中国|上海]