制造非易失性存储器件的方法技术

一种制造非易失性存储器件的方法，包括在半导体衬底上形成隧道层和导电层，并且图案化所述导电层、所述隧道层和所述半导体衬底以在半导体衬底中形成导电图案、隧道图案和沟槽。所述方法还包括用绝缘材料填充所述沟槽，并且暴露所述导电图案的部分侧壁。所述方法还包括在向内的方向上使导电图案的暴露的部分侧壁凹陷以形成浮置栅极。浮置栅极包括基底部分和宽度小于基底部分的宽度的突出部分。所述方法还包括蚀刻绝缘层以形成暴露出浮置栅极的基底部分的隔离层。此外，所述方法包括形成沿浮置栅极的基底和突出部分延伸的介电层以及覆盖浮置栅极的基底和突出部分的控制栅极。

【技术实现步骤摘要】

本专利技术涉及半导体器件，并且更具体地涉及制造非易失性存储器件的 方法。
技术介绍
非易失性存储器件是电可编程和电可擦除的，并且已经广泛地用于其 中即使当电源中断时也能保持数据的电子元器件中。非易失性存储器件的 典型单位单元包括浮置栅极和控制栅极，并且根据电荷是否多1入浮置栅极 来写入和擦除数据。在浮置栅极型非易失性存储器件中，形成宽度小的浮置栅极是重要的， 这是因为在相邻浮置栅极之间应该获得足够的距离以形成控制栅极。尤其 是，由于半导体器件的高集成度降低了设计规则，所以图案尺寸减小。因 此，除非在浮置栅极之间获得足够的距离，否则难以形成控制栅极。浮置 栅极和半导M底同时被蚀刻，用于浮置栅极的对准。图l说明常规非易失性存储器件的截面图。参考图1，常规非易失性存储器件包括在半导体衬底100上堆叠的隧 道层IIO、浮置栅极U5、介电层120和控制栅极125。隔离层105在半导 体衬底100中限定有源区。在半导体衬底100中形成杂质区域(未显示) 如源^L/漏极区，并且在源极/漏极区之间布置沟道区(未显示)。通过蚀 刻半导体衬底100以形成沟槽(在图案化浮置栅极115的工艺期间)并且 用本文档来自技高网...

【技术保护点】
一种制造非易失性存储器件的方法，所述方法包括：　在半导体衬底上形成隧道层和导电层；　对所述导电层、所述隧道层和所述衬底均进行图案化，以在所述衬底中形成导电图案、隧道图案和沟槽；　用绝缘层填充所述沟槽；　暴露所述导电图 案的部分侧壁；　在向内的方向上使所述导电图案的所述暴露的部分侧壁凹陷，以形成包括基底部分和突出部分的浮置栅极，所述突出部分的宽度小于所述基底部分的宽度；　蚀刻所述绝缘层以形成暴露出所述浮置栅极的所述基底部分的隔离层；　形成 沿所述浮置栅极的所述基底和所述突出部分延伸的介电层；和　形成覆盖所述浮置栅极的...

【技术特征摘要】
...

【专利技术属性】
技术研发人员：宋锡杓，辛东善，李荣镇，李美梨，金治皓，朴吉在，徐辅民，
申请(专利权)人：海力士半导体有限公司，
类型：发明
国别省市：KR[韩国]