可堆栈式半导体封装结构制造技术

本发明专利技术关于一种半导体工艺，其包括以下步骤：（１）形成一第一导电材料于一基板的一上表面，以形成数个第一导电凸块；（２）电性连接一半导体组件至该基板的上表面；（３）形成一封胶材料，以形成一封胶结构，该封胶结构覆盖这些第一导电凸块及该半导体组件，这些第一导电凸块的顶端凹陷于该封胶结构的一上表面之下；（４）形成数个邻接于该封胶结构的上表面的开口，这些开口显露这些第一导电凸块的顶端；（５）形成一第二导电材料于这些开口中，以形成数个第二导电凸块；及（６）形成数条切割狭缝，这些切割狭缝延伸通过该封胶结构及该基板。

【技术实现步骤摘要】

本专利技术关于一种半导体封装结构，详言之，关于一种可堆栈式半导体封装结构。
技术介绍
电子产品变得越来越复杂，例如至少要求电子产品的一部分增强功能及具有较小 尺寸。虽然增强功能及具有较小尺寸所带来的好处是明确的，然而实现这些好处会产生一 些问题。特别是，电子产品通常需要在有限的空间内容设高密度的半导体组件。举例而言， 移动电话、个人数字助理、便携式计算机及其它便携式消费产品内用以容置的处理器、内 存、及其它主动组件或被动组件的可用空间内受到限制。相关地，被封装的半导体组件通常 可勉强提供抵抗环境条件的保护及提供输入及输出的电性连接。将半导体组件封装于半导 体组件封装结构中，会占用电子产品中额外的有价值的空间。因此，减少半导体组件封装结 构所占用的占据面积(Footprint Area)成为极为强烈的趋势。关于该议题一种的方法为 将一半导体组件封装结构堆栈于另一半导体组件封装结构上，以形成一堆栈式封装结构组 成，该堆栈式封装结构有时会以PoP(package-on-package)结构组成呈现。图1显示一已知堆栈式封装结构100的示意图，其中一上封装结构102位于一下 封装结构104之上，且电性连接至该下封装结构104。该上封装结构102包括一基板单元 106及一半导体组件108，该上封装结构102位于该基板单元106的上表面118。该上封装 结构102更包括一封装本体110，其覆盖该半导体组件108。相似地，该下封装结构104包 括一基板单元112、一半导体组件114及一封装本体116。该半导体组件114设置于该基板 单元112的上表面120，该封装本体116覆盖该半导体组件114。参考图1，该封装本体116 的横向长度小于该基板单元112的横向长度，使得该上表面120的周围部分保持裸露。数 个焊球延伸地设置于该周围部分及该基板单元106的下表面122之间，这些焊球包括焊球 124a、124b，这些焊球124a、124b —开始为该上封装结构102的一部分，且在堆栈工艺期间 经过回焊以电性连接该上封装结构102至该下封装结构104。如图1所示，该下封装结构 104更包括数个焊球126a、126b、126c、126d，这些焊球126a、126b、126c、126d从该基板单元 112的下表面128延伸，且提供该装置100的输入及输出的电性连接。虽然高密度的这些半导体组件108及114可设置在一预定的占据面积(Footprint Area)内，该装置100仍具有多个缺点。特言之，这些相对较大且横跨一距离于该上封装结 构102及该下封装结构104间的焊球，例如这些焊球124a、124b，其占用了该基板单元112 的上表面120的有价值的空间，因此不但阻碍了减少这些焊球间距离的能力，而且阻碍了 增加这些焊球数量的能力。并且，当在回焊期间，这些焊球124a、124b可能无法有效地黏附 于该下封装结构104的基板单元112，制造该装置100时可能遭遇到不想要的低堆栈良率。 因封模材料可能容易溢流至该上表面120的周围部分且污染该上表面120的周围部分，上 述不适当的黏附会因形成该封装本体116的封模工艺而更加恶化。此外，因该封装本体116 的横向长度的缩减，该装置100会有弯折或翘曲的倾向，如此会在这些焊球124a、124b上产 生足够的应力，导致连结失败。因此，有必要提供一种可堆栈式半导体组件封装结构以及相关的堆栈式封装结构 组成及制造方法，以解决上述问题。
技术实现思路
本专利技术提供一种半导体工艺，其包括以下步骤(1)提供一基板，该基板包括一上 表面及数个焊垫，这些焊垫邻接于该基板的上表面；(2)形成一第一导电材料于该基板的 上表面，以形成数个第一导电凸块，这些第一导电凸块邻接于相对应的这些焊垫；(3)电性 连接一半导体组件至该基板的上表面；(4)形成一封胶材料于该基板的上表面，以形成一 封胶结构，该封胶结构覆盖这些第一导电凸块及该半导体组件，该封胶结构包括一上表面， 这些第一导电凸块的顶端凹陷于该封胶结构的上表面之下；(5)形成数个邻接于该封胶结 构的上表面的开口，这些开口显露这些第一导电凸块的顶端；(6)形成一第二导电材料于 这些开口中，且于该第一导电凸块的顶端上，以形成数个第二导电凸块；及(7)形成数条切 割狭缝，这些切割狭缝延伸通过该封胶结构及该基板。本专利技术更提供一种半导体工艺，其包括以下步骤(1)提供一第一半导体封装结 构，其包括(a) —基板单元，包括一上表面；(b)数个第一连接组件，从该基板单元的上表 面向上延伸，至少一第一连接组件具有一宽度W。； (c) 一半导体组件，邻接于该基板单元的 上表面，且电性连接至该基板单元；及(d) —封装本体，邻接于该基板单元的上表面且覆盖 该半导体组件，该封装本体包括一上表面且定义出数个开口，这些开口邻接于该封装本体 的上表面，这些第一连接组件的顶端凹陷于该封装本体的上表面之下，这些开口至少部分 显露相对应的这些第一连接组件，至少一开口具有一宽度Wu,该开口邻接于该封装结构的 上表面，且Wu > Wc ； (2)提供一第二半导体封装结构，该第二半导体封装结构包括一下表面 及数个第二连接组件，这些第二连接组件从该第二半导体封装结构的下表面向下延伸；(3) 设置该第二半导体封装结构于对应该第一半导体封装结构的位置，使得这些第二连接组件 与相对应的这些第一连接组件相邻；及(4)合并相对应的这些第一连接组件及这些第二连 接组件，以形成数个堆栈组件，这些堆栈组件延伸通过相对应的该封装本体的开口，且电性 连接该第一半导体封装结构及该第二半导体封装结构。本专利技术再提供一种堆栈式封装结构。该堆栈式封装结构包括(1) 一第一半导体 封装结构，包括(a) —基板单元，包括一上表面；(b) —半导体组件，邻接于该基板单元的 上表面，且电性连接至该基板单元；及(c) 一封装本体，邻接于该基板单元的上表面且覆盖 该半导体组件，该封装本体包括一上表面且定义出数个开口，这些开口邻接于该封装本体 的上表面；(2) —第二半导体封装结构，邻接于该封装本体的上表面，该第二半导体封装结 构包括一下表面；及(3)数个堆栈组件，垂直延伸通过相对应的该封装本体的开口，且电性 连接该第一半导体封装结构及该第二半导体封装结构，至少一堆栈组件对应一对熔接的导 电凸块，且具有一横向长度，该横向长度大致上与该堆栈组件的一纵向长度一致。关于本专利技术的其它方面及实施例也被预期及考虑的。上述的摘要及以下的详细说 明不限定本专利技术以为任何特定的实施例所揭示，其仅描述本专利技术的一些实施例而已。附图说明图1显示已知堆栈式半导体封装结构的剖面示意图2显示本专利技术可堆栈式半导体封装结构的一实施例的立体示意图；图3显示图2的封装结构沿着线A-A的剖面示意图；图4显示图2的局部放大剖面示意图；图5显示本专利技术堆栈式半导体封装结构的一实施例的剖面示意图，其中该堆栈式 半导体封装结构包括如图2所示的可堆栈式半导体封装结构；图6A至图6E显示图5的局部放大剖面示意图；图7显示本专利技术可堆栈式半导体封装结构的另一实施例的剖面示意图；图8显示本专利技术可堆栈式半导体封装结构的另一实施例的剖面示意图；图9A至图9G显示本专利技术如图2所示的可堆栈式半导本文档来自技高网...

【技术保护点】
一种半导体工艺，包括：提供一基板，该基板包括一上表面及数个焊垫，这些焊垫邻接于该基板的上表面；形成一第一导电材料于该基板的上表面，以形成数个第一导电凸块，这些第一导电凸块邻接于相对应的这些焊垫；电性连接一半导体组件至该基板的上表面；形成一封胶材料于该基板的上表面，以形成一封胶结构，该封胶结构覆盖这些第一导电凸块及该半导体组件，该封胶结构包括一上表面，这些第一导电凸块的顶端凹陷于该封胶结构的上表面之下；形成数个邻接于该封胶结构的上表面的开口，这些开口显露这些第一导电凸块的顶端；形成一第二导电材料于这些开口中，且于该第一导电凸块的顶端上，以形成数个第二导电凸块；及形成数条切割狭缝，这些切割狭缝延伸通过该封胶结构及该基板。

【技术特征摘要】
US 2009-8-25 12/547,063一种半导体工艺，包括提供一基板，该基板包括一上表面及数个焊垫，这些焊垫邻接于该基板的上表面；形成一第一导电材料于该基板的上表面，以形成数个第一导电凸块，这些第一导电凸块邻接于相对应的这些焊垫；电性连接一半导体组件至该基板的上表面；形成一封胶材料于该基板的上表面，以形成一封胶结构，该封胶结构覆盖这些第一导电凸块及该半导体组件，该封胶结构包括一上表面，这些第一导电凸块的顶端凹陷于该封胶结构的上表面之下；形成数个邻接于该封胶结构的上表面的开口，这些开口显露这些第一导电凸块的顶端；形成一第二导电材料于这些开口中，且于该第一导电凸块的顶端上，以形成数个第二导电凸块；及形成数条切割狭缝，这些切割狭缝延伸通过该封胶结构及该基板。2.如权利要求1的工艺，其中形成这些开口的步骤利用激光剥蚀方法形成这些开口。3.如权利要求1的工艺，其中形成该第二导电材料的步骤包括 设置数个焊球于相对应的这些第一导电凸块上；及回焊这些焊球及这些第一导电凸块，以形成这些第二导电凸块， 其中，这些第二导电凸块的顶端凹陷于该封胶结构的上表面之下。4.如权利要求1的工艺，其中形成这些第二导电材料的步骤包括 设置一焊料膏于这些第一导电凸块上；及回焊该焊料膏及这些第一导电凸块，以形成这些第二导电凸块， 其中，这些第二导电凸块的顶端凹陷于该封胶结构的上表面之下。5.如权利要求1的工艺，其中这些开口定义出该第二导电凸块的数个覆盖部分及数个 未覆盖部分，至少一开口具有一中心深度D。及一周围深度DP，该中心深度D。对应该封胶结 构的上表面及相对应的一第二导电凸块的一顶端之间的一距离，该周围深度Dp对应该封胶 结构的上表面及相对应的该第二导电凸块的一覆盖部分及一非覆盖部分间的一边界之间 的一距离，该周围深度Dp大于该中心深度Dc，使得Dp = cDc,且c彡1. 5。6.如权利要求5的工艺，其中c为1.5至4.5。7.如权利要求5的工艺，其中该封胶结构具有一厚度HP，相对应的该第二导电凸块具 有一宽度Wc，且Hp彡Dp彡0. 4ffco8.如权利要求7的工艺，其中至少一开口具有一宽度Wu,该开口邻接于该封胶结构的 上表面，且Wu > Wc。9.一种半导体工艺，包括提供一第一半导体封装结构，其包括 一基板单元，包括一上表面；数个第一连接组件，从该基板单元的上表面向上延伸，至少一第一连接组件具有一宽 度Wc;一半导体组件，邻接于该基板单元的上表面，且电性连接至该基板单元；及 一封装本体，邻接于该基板单元的上表面且覆盖该半导体组件，该封装本体包括一上表面且定义出数个开口，这些开口邻接于该封装本体的上表面，这些第一连接组件的顶端 凹陷于该封装本体的上表面之下，这些开口至少部分显露相对应的这些第一连接组件，至 少一开口具有一宽度Wu,该开口邻接于该封装结构的上表面，且Wu > Wc ；提供一第二半导体封装结构，该第二半导体封装结构包括一下表面及数个第二连接...

【专利技术属性】
技术研发人员：沈启智，陈仁川，张文雄，
申请(专利权)人：日月光半导体制造股份有限公司，
类型：发明
国别省市：71[中国|台湾]