制造半导体器件的方法技术

本发明专利技术提供一种制造半导体器件的方法。该方法包括：在半导体衬底上形成第一层间绝缘膜；在所述第一层间绝缘膜中形成第一孔；在所述第一孔内形成阻挡膜；在所述第一孔中填充导电材料以形成第一插塞；在所述第一层间绝缘膜上形成第二层间绝缘膜；在所述第二层间绝缘膜中形成达到所述第一插塞的第二孔；在所述第二孔内选择性地蚀刻所述阻挡膜的上端；以及在所述第二孔内形成用于连接到所述第一插塞的第二插塞。

【技术实现步骤摘要】

本专利技术涉及一种用于。
技术介绍
由于半导体器件的小型化和高密度化，在半导体器件中已经采用了各种三维结构 (例如，多层互连结构和堆叠的DRAM存储器单元结构)。在这样的三维结构中，提供通过层 间绝缘膜、用于连接上层侧的导电部和下层侧的导电部的插塞。例如，JP2008-192681A公开了在堆叠的DRAM存储器单元中的如下结构单元接触 插塞和电容接触插塞彼此连接的结构，所述单元接触插塞用于连接到在半导体衬底上设置 的晶体管，所述电容接触插塞用于连接到上层侧电容器；单元接触插塞和位接触插塞彼此 连接的结构，所述单元接触插塞用于连接到在半导体衬底上设置的晶体管，所述位接触插 塞用于连接到上层侧位线。另一方面，通常按照以下方式来形成插塞。首先，在层间绝缘膜中形成孔，并且在 该孔内形成阻挡膜。接着，形成导电膜以便填充该孔。之后，去除阻挡膜和导电膜在所述孔 外部的部分，以获得想要的插塞。例如，JP2006-66642A公开了一种插塞形成方法，所述方法包括在层间绝缘膜中 提供的孔的内形成氮化钛层作为阻挡膜；以及形成钨层以便填充该孔。在该方法中，利用含 氟材料通过CVD膜形成方法来形成钨层，然后执行处理以从钨层去除氟。
技术实现思路
专利技术人已发现，用于叠堆和连接多个插塞的方法存在以下问题。将利用图8和图9描述在堆叠的DRAM存储器单元的形成过程中，在单元接触插塞 上形成位接触插塞所涉及的问题。图8是示出如下结构的横截面图，在所述结构中，在层间绝缘膜中形成孔，所述孔 用于形成连接到单元接触插塞的位接触插塞。在该图中，附图标记1表示硅衬底，附图标记 2表示元件隔离氧化物膜，附图标记3表示栅电极的下层部(多晶硅)，附图标记4表示栅电 极的上层部(钨)，附图标记5表示氮化硅膜，附图标记6表示多晶硅外延层，附图标记7表 示层间绝缘膜，附图标记8表示阻挡膜(氮化钛)，以及附图标记9表示插塞本体部(钨)。 图中省略了源/漏区。首先，根据通常方法，在半导体衬底上形成单元晶体管，形成穿透层间绝缘膜的单 元接触插塞(氮化钛阻挡膜8和钨本体部9)，以及进一步形成另一层间绝缘膜。接下来，如图8所示，利用光刻和干法蚀刻技术，在层间绝缘膜7中形成用于形成 位接触插塞的孔。此时，单元接触插塞的氮化钛阻挡膜8的上端发生变化(transform)，从 而形成改变层17，所述改变层17包含氮化钛中的Ti以及干法蚀刻气体成分中包含的F。接下来，在该孔内形成氮化钛膜10，然后形成钨膜11以便填充该孔。随后，如图 9所示，通过化学机械抛光(CMP)等去除氮化钛膜和钨膜在所述孔外部的部分，从而形成位接触插塞(氮化钛阻挡膜10和钨本体部11)。该位接触插塞连接到稍后要被形成的位电 极。在如此制造的存储器单元中，由于改变层17，在单元接触插塞和位接触插塞之间 会发生传导故障或电阻增大。另外，当在单元接触插塞上形成电容接触插塞时，也会发生类似的问题。将利用图 10和图11来描述此问题。图10是示出如下结构的横截面图，在该结构中，在层间绝缘膜中形成孔，所述孔 用于形成连接到单元接触插塞的电容接触插塞。在形成上述图9所示结构之后，形成用于连接到位线的位电极12，形成用于覆盖 该位电极12的氮化硅膜13，并且形成层间绝缘膜14。接下来，如图10所示，利用光刻和干法蚀刻技术，在层间绝缘膜14中形成用于形 成电容接触插塞的孔。此时，单元接触插塞的氮化钛阻挡膜8的上端发生变化，从而形成改 变层17，改变层17包含氮化钛中的Ti以及干法蚀刻气体成分中所包含的F。接下来，在该孔内形成氮化钛膜15，然后形成钨膜16以便填充该孔。随后，如图 11所示，通过CMP等去除氮化钛膜和钨膜在孔外部的部分，从而形成电容接触插塞(氮化钛 阻挡膜15和钨本体部16)。该电容接触插塞通过金属焊盘等被连接到稍后要被形成的电容 器下电极。在如此制造的存储器单元中，由于改变层17，在单元接触插塞与电容接触插塞之 间也会发生传导故障或电阻的增大。在一个实施例中，提供一种半导体器件制造方法，所述方法包括在半导体衬底上形成第一层间绝缘膜；在第一层间绝缘膜中形成第一孔；在第一孔内形成阻挡膜；在第一孔中填充导电材料以形成第一插塞；在第一层间绝缘膜上形成第二层间绝缘膜；在第二层间绝缘膜中形成到达第一插塞的第二孔；在第二孔内选择性地蚀刻阻挡膜的上端；以及在第二孔内形成用于连接到第一插塞的第二插塞。在另一实施例中，提供一种半导体器件制造方法，所述方法包括在半导体衬底上形成第一层间绝缘膜；在第一层间绝缘膜中形成第一孔；在第一孔内形成包含钛的阻挡膜；在第一孔中填充导电材料以形成第一插塞；在第一层间绝缘膜上形成第二层间绝缘膜；在第二层间绝缘膜中利用包含含氟原子成分的蚀刻气体执行干法蚀刻，以形成达 到第一插塞的第二孔；在第二孔内选择性地蚀刻和去除由于阻挡膜的上端发生变化而形成的改变层；以 及在第二孔内形成用于连接到第一插塞的第二插塞。根据实施例，可以令人满意地互连要被叠堆的插塞。 附图说明从下面结合附图对特定优选实施例进行的描述，本专利技术的上述特征和优点将更加 明显，其中图1是通过应用一个示例性实施例而形成的半导体器件的局部横截面图；图2是用于解释形成图1所示半导体器件的工艺中的步骤的横截面图；图3是用于解释在形成图2所示结构的步骤之后的步骤的横截面图；图4是用于解释在形成图3所示结构的步骤之后的步骤的横截面图；图5是用于解释形成图1所示半导体器件的工艺中的另一步骤的横截面图；图6是用于解释在形成图5所示结构的步骤之后的步骤的横截面图；图7是用于解释在形成图6所示结构的步骤之后的步骤的横截面图；图8是用于解释现有技术中形成DRAM存储器单元的工艺中的步骤的横截面图；图9是用于解释在形成图8所示结构的步骤之后的步骤的横截面图；图10是用于解释现有技术中形成DRAM存储器单元的工艺中的另一步骤的横截面 图；以及图11是用于解释在形成图10所示结构的步骤之后的步骤的横截面图。 具体实施例方式以下，将描述制造DRAM(动态随机存取存储器)的方法作为示例性实施例，所述方 法包括使金属插塞彼此连接的步骤。具体而言，描述如下情形在形成下层侧插塞过程中， 使用含钛阻挡膜；以及在形成用于连接到该插塞的上层侧插塞过程中，通过利用蚀刻气体 的干法蚀刻在层间绝缘层中形成孔，所述蚀刻气体包含含氟原子成分。图1示出堆叠的DRAM存储器单元内低于其电容器电极的部分的结构实例(局部 横截面图)。在图1中，连接到相同位线电极12的一对单元晶体管被设置在硅衬底1上的、通 过元件隔离氧化物膜2分隔的有源区中。每个单元晶体管的栅电极包括多晶硅下层部3和 钨上层部4。多晶硅下层部3的下部被设置在半导体衬底中形成的沟槽内，并且栅极氧化物 膜介于沟槽中的多晶硅下层部3的下部与半导体衬底之间。杂质扩散层(未示出)形成在 硅衬底的每个栅电极的两侧上。含杂质的多晶硅外延层6设置在杂质扩散层上。源/漏区 由该杂质扩散层和多晶硅外延层6形成。如上所述，本示例性实施例的单元晶体管具有所 谓的沟槽式栅极结构和突起式源/漏结构。用于连接到每个单元晶体管的单元接触插塞包括氮化钛阻挡膜8和钨本体部9， 并且连接到多晶硅外延层6。在每个单元接触插塞正上方设置位接触插塞(氮化钛阻挡膜 10本文档来自技高网...

【技术保护点】
一种半导体器件制造方法，包括：在半导体衬底上形成第一层间绝缘膜；在所述第一层间绝缘膜中形成第一孔；在所述第一孔内形成阻挡膜；在所述第一孔中填充导电材料以形成第一插塞；在所述第一层间绝缘膜上形成第二层间绝缘膜；在所述第二层间绝缘膜中形成达到所述第一插塞的第二孔；在所述第二孔内选择性地蚀刻所述阻挡膜的上端；以及在所述第二孔内形成用于连接到所述第一插塞的第二插塞。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：伊泽光贵，
申请(专利权)人：尔必达存储器株式会社，
类型：发明
国别省市：JP[日本]