外围晶体管的金属化触点形成方法技术

一种方法和设备，它们针对在半导体器件的外围逻辑电路区域内形成金属插栓（７５，７６，９５，９６）以便接触在该外围逻辑电路区域内晶体管的Ｎ↓［＋］和Ｐ↓［＋］掺杂区域（２５，２６）两者。该金属插栓在用于晶片制造的全部高温处理完成之后形成。而且该金属插栓在没有金属扩散到该基片活性区域内的情况下形成。在从该半导体器件的顶视图观察时该金属插栓形成椭圆形小片。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及集成电路领域，更具体地说是涉及使用一种用来接触存储装置外围晶体管内掺杂区域的金属插栓结构。
技术介绍
例如动态随机存取存储器(DRAM)的复杂集成电路具有在硅基片表面之上的多层导体，它们用来互连被制造电路不同部分。对于DRAM存储器来说，在基片内制造的晶体管掺杂区域或活性区域一般用多晶硅插栓进行接触，所述插栓可与电容器、位线或其它导体层连接。金属插栓会比多晶硅插栓提供更好的导电性，然而，由于包括金属插栓对于随后高温制造工序的热敏感性的多种加工制约以及扩散到基片活性区域内的金属可以造成活性区域污染，金属插栓一般不用来接触基片的掺杂区域。例如，在DRAM存储装置中，热循环通常用来对于构成基片接触插栓之后形成的电容器结构进行退火，这会熔化金属插栓并使该金属扩散到基片中，因此污染活性区域并破坏插栓和基片之间的导电性。虽然如此，由于金属插栓具有较好的导电性能，尤其是对于一般运行速度较高的外围逻辑晶体管来说，有利的是至少某些基片表面的导电插栓由金属而不是多晶硅制成。
技术实现思路
本专利技术提供一种方法和设备，它提供一种例如为DRAM存储装置的集成电路，所述存储装置使用一种用来接触该电路外围逻辑区域内晶体管掺杂区域的金属插栓结构。该金属插栓结构在用于晶片制造的全部高温处理步骤完成之后形成。尤其是本专利技术提供一种通过在电容器形成和单元多晶硅活化的热循环工序之后形成金属插栓而在存储装置内形成N沟道和P沟道外围电路晶体管的金属化触点的方法。对于存储装置电容器来说，该金属插栓可在形成上单元板触点之前形成，但随后用于该电容器的高温加工处理。附图说明下面结合附图进行详细描述，从而对本专利技术的这些和其它特征以及优点有更好的理解。图1是按照本专利技术示例性实施例的半导体器件在早先制造阶段的横截面图。图2表示在图1所示步骤之后的加工步骤时的图1半导体器件。图3表示在图2所示步骤之后的加工步骤时的图1半导体器件。图4表示在图3所示步骤之后的加工步骤时的图1半导体器件。图5表示在图4所示步骤之后的加工步骤时的图1半导体器件。图6表示在图5所示步骤之后的加工步骤时的图1半导体器件。图7表示在图6所示步骤之后的加工步骤时的图1半导体器件。图8表示在图7所示步骤之后的加工步骤时的图1半导体器件。图9表示在图8所示步骤之后的加工步骤时的图1半导体器件。图10表示按照本专利技术替代实施例的在图5所示步骤之后加工步骤时的图1半导体器件。图11表示按照该本专利技术替代实施例的在图10所示步骤之后加工步骤时的图1半导体器件。图12表示按照该本专利技术替代实施例的在图11所示步骤之后加工步骤时的图1半导体器件。图13表示按照该本专利技术替代实施例的在图12所示步骤之后加工步骤时的图1半导体器件。图14表示按照该本专利技术替代实施例的在图13所示步骤之后加工步骤时的图1半导体器件。图15表示在图14所示步骤之后加工步骤时的图1半导体器件。图16是按照本专利技术的存储器阵列的外围逻辑电路的顶视图。具体实施例方式在下面的详细描述中，涉及能在其中实施本专利技术的几个特殊实施例。这些实施例充分详细地进行描述以便本领域普通技术人员能实施本专利技术，应该理解，也可采用其它实施例，而且在不超出本专利技术的精神或范围情况下还可进行各种各样的结构、逻辑和电气变化。在下文描述中使用的术语“基片”可以包括具有暴露基片表面的任何半导体基结构。所述结构应理解为包括硅绝缘体(SOI)、硅蓝宝石(SOS)、掺杂或不掺杂半导体、由基层半导体衬底支承的硅外延层以及其它半导体结构。当下文描述中涉及基片或晶片时，可利用先前的加工步骤以便在基层半导体或衬底内或者在其之上形成区域或结合部。本专利技术涉及形成基片的金属化插栓，尤其是用于成为存储装置外围逻辑电路一部分的晶体管。本专利技术将通过下文描述的示例性实施例来进行解释。也可使用其它实施例并且可进行结构或逻辑变化而不超出本专利技术的精神或范围。按照本专利技术，提供一种方法，它用来形成外围逻辑电路区域内N或P掺杂活性区域的金属化插栓，所述逻辑电路区域通常在存储单元阵列外侧并围绕着后者。现在参见附图，在那里同样的部分被标以相同的参考编号，图1至16描述按照本专利技术的制造步骤和生成结构示例性实施例。参见图1，该图表示出在早先制造阶段期间形成的存储器阵列(用参考编号100总体标出)和外围逻辑电路区域200a、200b。外围逻辑电路区域一般在N沟道晶体管区域200a和P沟道晶体管区域200b之间分开。如图1所示，在存储单元阵列100和外围逻辑区域200a内的N沟道晶体管以及在外围逻辑区域200b内的P沟道晶体管已经形成。在存储器阵列100内的栅堆包括电绝缘字线112、113。栅堆15、16与各自的N沟道和P沟道外围逻辑晶体管相联系。活性区域例如掺杂活性区域21、22、23、26、27、25、29被提供在栅堆12、13、14、15周围，从而形成场效应晶体管(FET)。存储器阵列包括栅堆11、12、13、14，而外围区域200a和200b具有各自的栅堆15、16。栅堆12、13是用于各自存储单元的存取晶体管的一部分。每个栅堆包括一层与基片接触的例如二氧化硅的氧化物120、在该氧化物之上的导电栅层121、绝缘的覆盖层122以及绝缘侧壁123。N沟道晶体管在该基片的p型阱160内形成，而P沟道晶体管在基片n型阱161内形成。在图1中进一步表示，在栅堆和活性区域之上已经形成平面化的第一绝缘层10，它由例如硼磷硅玻璃(BPSG)或二氧化硅构成。该第一绝缘层通过化学机械抛光(CMP)或其它适用方法较好地平面化。图1还表示一对栅堆11、14或者用于位于不同于所示平面的横截平面内并用于自对准制造方法的其他存储单元以及用来绝缘存储器阵列100内的存储单元的第一场效氧化区域24。图1所示结构是传统的并用作本专利技术的开始基础。本专利技术方法由施加光致抗蚀剂掩模18到第一绝缘层10上开始。在该掩模内的孔163确定蚀刻位置并被定位在掺杂活性区域21、22之上。接着通过蚀刻暴露活性区域21、22、23除去第一绝缘层10的第一部分，所述活性区域对于N沟道晶体管51、53而言为N+掺杂。因此提供插栓孔31、32、33，如图2所示。在蚀刻之后掺杂区域21、22、23而不是在蚀刻之前掺杂这些区域也是可以的。例如为反应离子蚀刻(RIE)的定向蚀刻方法可用来蚀刻孔31、32、33(图2)。蚀刻剂状态是这样的，以致于仅有绝缘层10被蚀刻，而活性区域21、22、23没有任何或只有极小蚀刻。此时外围电路区域200a和200b未被蚀刻。如图3所示结构表示，在蚀刻孔31、32、33之后，除去光致抗蚀剂18并用N+掺杂多晶硅插栓30填充孔31、32、33。然后通过例如CMP对所得结构进行平面化。可在插栓淀积之后或在其间掺杂多晶硅插栓30，而且该插栓可用CVD或本领域已知的其它淀积技术进行淀积。然后将例如为BPSG的第二绝缘层40淀积在平面化插栓之上。图3所示的多晶硅插栓30可进一步被确认为多晶硅插栓41、43以及多晶硅插栓42，插栓41、43将与随后形成的存储单元电容器连接，而多晶硅插栓42将与随后形成的位线连接。现在参见图4，接着使用贯穿光致抗蚀剂掩模(未表示)的定向蚀刻例如RIE来蚀刻穿过第二BPSG层40以及多晶硅插栓41、43的一部分以便形成电容本文档来自技高网...

【技术保护点】
一种存储装置形成方法，所述方法包括：形成用于存储单元的至少一个电容器结构的一部分，所述存储单元位于所述存储装置的存储器阵列区域内；热处理所述电容器结构；以及在热处理所述电容器结构之后形成直到所述基片活性区域的金属插栓，其中直到所述活性区域形成的所述金属插栓的至少一个部分用于半导体基片的Ｎ沟道和Ｐ沟道外围逻辑晶体管两者，所述半导体基片位于含有所述存储单元的所述存储器阵列区域外侧。

【技术特征摘要】
US 2001-11-7 09/986,1671.一种存储装置形成方法，所述方法包括形成用于存储单元的至少一个电容器结构的一部分，所述存储单元位于所述存储装置的存储器阵列区域内；热处理所述电容器结构；以及在热处理所述电容器结构之后形成直到所述基片活性区域的金属插栓，其中直到所述活性区域形成的所述金属插栓的至少一个部分用于半导体基片的N沟道和P沟道外围逻辑晶体管两者，所述半导体基片位于含有所述存储单元的所述存储器阵列区域外侧。2.一种存储装置形成方法，所述方法包括形成存储单元电容器的下电极层；形成与所述下电极层接触的介电层；热处理所述下电极和介电层；在所述热处理之后，形成与所述介电层接触的上电极层；以及在形成所述上电极层之后，形成金属触点，所述触点延续到外围逻辑区域内每个N沟道和P沟道晶体管的活性区域。3.一种在存储装置内制造金属化插栓的方法，所述方法包括以下步骤提供具有存储单元阵列区域和外围电路区域的基片，其中每个所述存储单元阵列区域和所述外围电路区域包括至少一个第一导电类型的晶体管，并且所述外围电路区域还包括至少一个第二导电类型的晶体管，此处所述至少一个存储单元阵列区域晶体管是用于存储单元的存取晶体管；进一步加工所述存储单元阵列区域，以便形成至少一个与所述存取晶体管有关的电容器；施加热量以便使所述电容器退火；在所述基片的所述外围电路区域处的所述基片之上材料层内确定插栓孔，其中至少一个所述插栓孔暴露具有所述第一导电类型的所述晶体管的活性区域并且至少一个所述插栓孔暴露具有所述第二导电类型的所述晶体管的活性区域，以及在所述热量被施加到所述存储单元阵列区域之后形成在所述基片之上并进入所述插栓孔的金属层以便接触所述活性区域。4.如权利要求3所述的方法，其特征在于，所述第一导电类型为N+。5.如权利要求4所述的方法，其特征在于，所述第二导电类型为P+。6.一种存储装置形成方法，所述方法包括形成一对隔开的字线；在所述字线的相对侧上形成源极和漏极区域，以便在存储单元阵列区域内确定多个存储单元存取晶体管；形成一对共享源极/漏极区域的存取晶体管；在所述存取晶体管之上形成至少一个第一绝缘层；形成一对电容器多晶硅插栓和位线多晶硅插栓，它们贯穿所述第一绝缘层到达所述存取晶体管的所述源极和漏极区域；在所述多晶硅插栓之上形成至少一个第二绝缘层；形成槽电容器，它们分别与在上面的所述第二绝缘层内的所述存取晶体管之一相关并与相应的电容器多晶硅插栓电连接；热处理所述槽电容器；在所述存储单元阵列区域外侧形成N沟道和P沟道外围逻辑晶体管；在所述热处理后，形成贯穿所述第一和第二绝缘层的金属插栓以便接触每个所述N沟道和P沟道外围逻辑晶体管；在所述槽电容器之上形成至少一个第三绝缘层；以及形成贯穿所述第三绝缘层的金属触点以便接触所述金属插栓。7.一种存储装置形成方法，所述方法包括在所述存储装置的存储单元阵列区域内形成存储单元存取晶体管；在所述存储装置的外围逻辑区域内形成N沟道和P沟道外围逻辑晶体管；在所述存储单元阵列区域内至少形成与所述存取晶体管相关的电容器部分；热处理所述电容器部分；以及在所述热处理之后，形成与所述N沟道和P沟道外围逻辑晶体管活性区域接触的第一金属导体。8.如权利要求7所述的方法，还包括在所述电容器和相应存取晶体管的第一活性区域之间形成电容器导电插栓，并形成到达所述存取晶体管第二活性区域的位线导电插栓；以及在形成所述第一金属导体的同时，形成到达所述位线导电插栓的第二金属导体。9.如权利要求7所述的方法，其特征在于，所述热处理发生在形成所述电容器的所有部分之后。10.如权利要求7所述的方法，其特征在于，所述第一金属导体具有椭圆形的顶视横截面形状。11.如权利要求8所述的方法，还包括形成上部金属插栓以便接触所述第一金属导体的步骤。12.如权利要求11所述的方法，还包括形成上部金属插栓以便接触所述位线导电插栓的步骤。13.如权利要求11所述的方法，其特征在于，所述上部金属插栓具有比所述第一金属导体小的直径。14.如权利要求12所述的方法，其特征在于，所述上部金属插栓具有比相应的所述位线导电插栓以及所述第一金属导体小的直径。15.如权利要求13所述的方法，其特征在于，所述第一金属导体具有椭圆形的顶视横截面形状。16.如权利要求15所述的方法，其特征在于，所述上部金属插栓具有圆形的顶视横截面形状。17.如权利要求8所述的方法，其特征在于，所述第一导体和所述位线导电插栓是N型插栓。18.一种存储装置形成方法，所述方法包括形成一对隔开的字线；在所述字线的相对侧上形成源极和漏极区域，以便在存储单元阵列区域内确定多个存储单元存取晶体管；形成一对共享源极/漏极区域的存取晶体管；在所述存取晶体管之上形成至少一个第一绝缘层；形成一对电容器多晶硅插栓和位线多晶硅插栓，它们贯穿所述第一绝缘层到达所述存取晶体管的所述源极和漏极区域；在所述多晶硅插栓之上形成至少一个第二绝缘层；形成槽电容器，它们分别与在上面的所述第二绝缘层内的每个所述存取晶体管相关并与相应的电容器多晶硅插栓电连接；热处理所述槽电容器；在所述存储单元阵列区域外侧形成N沟道和P沟道外围逻辑晶体管；在所述热处理之后形成贯穿所述第二绝缘层的外围金属插栓以便接触每个所述N沟道和P沟道外围逻辑晶体管；在所述槽电容器之上形成至少一个第三绝缘层；在所述热处理之后形成贯穿所述第二绝缘层到达所述位线多晶硅插栓的位线触点；以及形成贯穿所述第三绝缘层到达所述外围金属插栓的金属触点。19.如权利要求18所述的方法，其特征在于，所述位线触点由金属形成。20.一种外围晶体管的金属化触点的形成方法，所述方法包括在用来形成第一导电类型晶体管的基片上提供存储器阵列区域；在用来形成第一和第二导电类型晶体管的所述基片上提供外围阵列区域；在所述存储器阵列区域和所述外围阵列区域内形成第一导电类型晶体晶体管，其中所述第一导电类型晶体管与第一导电类型活性区域相关；在所述外围阵列区域内形成第二导电类型晶体晶体管，其中所述第二导电类型晶体管与第二导电类型活性区域相关；在所述第一和所述第二导电类型晶体管之上以及在所述第一和第二导电类型活性区域之上提供绝缘材料的平面化第一层；蚀刻贯穿所述第一绝缘层的孔以便暴露在所述存储器阵列区域内的所述第一导电类型活性区域；采用具有所述第一导电类型的导电材料充满所述孔以便形成至少三个第一导电类型插栓，其中至少一个所述第一导电类型插栓是位线插栓，并且至少二个所述第一导电类型插栓是电容器插栓；在所述第一绝缘层以及所述位线和电容器插栓之上提供绝缘材料的平面化第二层；蚀刻贯穿所述第二绝缘层以及蚀刻所述电容器插栓部分以便形成电容器槽孔；在所述电容器槽孔内形成电容器结构，包括以下步骤在所述电容器槽孔内淀积导电层以便形成底层；平面化所述电容器槽的上表面以便除去在所述上表面上的任何导电层材料；在所述基片之上淀积介电层；在所述介电层之上淀积上电容器板；通过施加热量到至少所述底层、所述介电层或所述电容器板之一来退火所述电容器结构；在退火所述电容器结构之后，蚀刻贯穿所述第二绝缘层以便确定位线孔从而暴露所述位线插栓的表面，并且蚀刻贯穿所述第二绝缘层以便确定在所述外围阵列区域内的外围插栓孔，从而暴露所述第一和第二导电类型的活性区域；以...

【专利技术属性】
技术研发人员：RH莱恩，T麦克丹尼，
申请(专利权)人：微米技术有限公司，
类型：发明
国别省市：US[美国]