半导体器件的制造方法技术

一种制造半导体的方法，该方法包括：在衬底上形成栅极图案；在所述栅极图案之间的衬底中形成凹陷，由此形成包含所述凹陷的第一所得结构；在包含所述栅极图案的所述第一所得结构的整个表面上形成栅极间隔物层；蚀刻所述凹陷底部的栅极间隔物层；和在所述凹陷上形成栓塞，由此形成包含所述栓塞的第二所得结构。

【技术实现步骤摘要】

本专利技术涉及一种半导体制造技术，并且更特别涉及一种形成半导体器 件的定位栓塞接触的方法。
技术介绍
随着半导体器件变得高度集成化，栅极图案之间的间隔变窄，使得形 成在所述栅极图案之间的定位栓塞(landing plug)接触的衬底部分变小。由 于单元接触电阻随着接触区域减少而不断增加，因此需要降低单元接触电 阻的技术。因此，已使用预选择性外延生长(SEG)栓塞过程。在该预SEG栓塞过 程中，在定位栓塞接触形成之前，在栅极图案之间形成具有给定厚度的 SEG栓塞。在栅极图案的侧壁上形成栅极间隔物之后，单元间隔物形成之 前，通过使用栅极间隔物作为蚀刻阻挡层而暴露出衬底，并在已暴露的衬 底上形成SEG栓塞。由于接触开口区随着单元间隔物的厚度而增加，故单 元接触电阻减少。同时，为了确保半导体器件的刷新特性，已提出凹陷栅极结构的技术， 其是通过使栅极图案下的区域凹陷所形成的3D栅极结构，以增加沟道长 度。然而，由于没有将SEG栓塞与栅极图案的凹陷下部电绝缘的隔离层， 因此可能在凹陷区域与SEG栓塞之间发生电短路(参照图1)。该现象在因 对准错误(misalignment)而使栅极图案沿与凹陷区的方向相反的方向覆盖 时变得更糟。如果增加栅极间隔物的厚度以解决此限制，则存在降低单元接触开口 面积的副作用。即使在此情况下，凹陷区与SEG栓塞之间仍没有隔离层， 故无法确保电绝缘。
技术实现思路
本专利技术提供一种制造可降低单元接触电阻的半导体器件的方法。此外，本专利技术提供一种制造半导体器件的方法，其中该半导体器件在应用SEG栓塞时，可使得栅极图案的凹陷区与选择性外延生长(SEG)栓塞 电绝缘。根据本专利技术的一个方面，提供一种制造半导体器件的方法，该方法包 括在衬底上形成栅极图案；在栅极图案之间的衬底内形成凹陷，由此形 成包含凹陷的第 一所得结构；在包含栅极图案的第 一所得结构的整个表面 上形成^t极间隔物层；蚀刻凹陷底部的相f极间隔物层；和在凹陷上形成栓 塞，由此形成包含栓塞的第二所得结构。根据本专利技术的另一方面，提供一种制造半导体器件的方法，该方法包 含在具有单元区与周边区的衬底上形成栅极图案；在单元区中的栅极图 案之间的衬底中形成凹陷，由此形成第一所得结构；在包含凹陷的第一所 得结构的整个表面上形成槺极间隔物层；在周边区中的栅极间隔物层上形 成^^模图案；蚀刻单元区内的凹陷底部的初f极间隔物层；和在凹陷上形成 栓塞。根据本专利技术的再一方面，提供一种制造半导体器件的方法，该方法包 括在具有单元区与周边区的衬底上形成栅极图案，由此形成第一所得结 构；在包含栅极图案的第一所得结构的整个表面上形成第一栅极间隔物 层；在周边区中的第一栅极间隔物层上形成掩模图案；蚀刻第一栅极间隔 物层以暴露出单元区中的栅极图案之间的衬底；在已暴露的衬底中形成凹 陷；移除掩模图案，由此形成第二所得结构；在包含凹陷的第二所得结构 的整个表面上形成第二栅极间隔物层；蚀刻单元区中的凹陷底部的第二栅 极间隔物层；和在单元区中的凹陷上形成栓塞，由此形成包含栓塞的第三 所得结构。附图说明图l说明传统半导体器件的显賴t视图。图2A到2F说明根据本专利技术第一实施方案的制造半导体器件的方法的 剖面图。图3A到3F说明根据本专利技术第二实施方案的制造半导体器件的方法的 剖面图。图4A到4F说明根据本专利技术第三实施方案的制造半导体器件的方法的剖面图。图5A到5E说明根据本专利技术第四实施方案的制造半导体器件的方法的 剖面图。图6说明根据本专利技术的半导体器件的显微视图。具体实施方式图2A到2F说明根据本专利技术第一实施方案的制造半导体器件的方法的 剖面图。如图2A中所示，在衬底11上形成隔离层12。在此，衬底11可以是实 施动态存^M!取存储(DRAM)过程的半导体衬底，而用以限定有源区的隔 离层12可通过^f吏用浅沟槽隔离(STI)过程而形成。选择性蚀刻衬底11至给定深度，以形成凹陷区13。在此，凹陷区13 增加沟道长度以改善刷新特性。虽然凹陷区13具有如图2A中所示的U形， 但凹陷区13也可具有灯泡形、钉(pin)形或鞍形中的任意一种。形成栅极图案15，其一部分埋入凹陷区13，并且其剩^MP分从衬底11 的上部突出。在形成栅极图案15以前，在包含凹陷区13的衬底ll上形成 栅极绝缘层14。在此，栅极图案15可具有包括第一栅电极15A、第二栅 电极15B与栅极硬掩模15C的堆叠结构。第一栅电极15A可为多晶珪， 第二栅电极15B可为金属或金属硅化物，而栅极硬掩模15C可为氮化物层。将栅极图案15之间的衬底11蚀刻至给定深度以使其凹陷。衬底11的 凹陷部分包括栓塞区16,其中将形成定位栓塞接触。栓塞区16形成为具 有不影响结的深度。栓塞区16的深度可为约50A到约500A。如图2B中所示，在包含栓塞区16的所得结构的整个表面上形成栅极 间隔物层17。在此，栅极间隔物层17可形成具有约80A到约150A的厚 度，这考虑到由后续间隔物蚀刻过程和后蚀刻处理所造成的厚度损失。在 此情况下，在实施后续间隔物蚀刻过程和后蚀刻处理后，具有约30A到约 50A的厚度的栅极间隔物层17残留在栅极图案15的侧壁上。因此，在选 择性外延生长(SEG)栓塞与凹陷区13之间可存在充分的电绝缘。如图2C中所示，蚀刻栅极间隔物层17以暴露出栓塞区16的底部处的 衬底11。栅极间隔物层17可通过回蚀刻过程蚀刻，而在栅极图案15的侧 壁上留下栅极间隔物层17。下文中，残留在栅极图案15的侧壁上的槺极 间隔物层17将称为栅极间隔物17A。即使在发生栅极图案15与凹陷区13之间对准餘溪的情况下，因为栅极间隔17A残留在栓塞区16的侧壁上， 因此确保凹陷区13与后续的SEG栓塞之间的电绝缘。如图2D中所示，在栓塞区16上形成第一栓塞18。第一栓塞18可以是 通过选择性外延生长过程形成的SEG栓塞。此外，第一栓塞18可形成具 有约200A到约300A的厚度。而且，可在形成第一栓塞18之前，实施后 蚀刻处理(清洗)。由于在后续的单元间隔物形成前形成第一栓塞18,因此可增大衬底接 触面积，其增大的程度与单元间隔物的厚度相当，由此降低单元接触电阻。 此外，当形成后续的绝缘层时，可确保如第一栓塞18的高度一样高的填隙 (gap-fill)容限。如图2E中所示，在包含第一栓塞18的所得结构的整个表面上形成单 元间隔物层19。在此，单元间隔物层19用以防止杂质从后续的绝缘层渗 透入衬底11与第一栓塞18中。单元间隔物层19可以由氮化物层形成。接着，形成绝缘层20以填充单元间隔物层19上的栅极图案15之间的 间隙。在此，绝缘层20用于在栅极图案15之间的绝缘。绝缘层20可以由 具有良好填隙容限的硼磷硅酸盐玻璃(BPSG)来形成。接着，平坦化绝缘层 20直到暴露出单元间隔物层19。如图2F中所示，形成接触孔以暴露出栅极图案15之间的第一栓塞18， 接着形成导电层并将其平坦化以形成第二栓塞21。具体地，在绝缘层20上形成掩模图案，以限定将在栅极图案15之间形 成定位栓塞接触的第一区域，并形成接触孔以使用自对准接触蚀刻过程暴 露出第一栓塞18。通过自对准接触蚀刻过程，单元间隔物层19残留在栅 极图案15的侧壁上。下文中，在自对准接触蚀刻过程之后残留在本文档来自技高网...

【技术保护点】
一种制造半导体器件的方法，该方法包括：　在衬底上形成栅极图案；　在所述栅极图案之间的衬底中形成凹陷，由此形成包含所述凹陷的第一所得结构；　在包含所述栅极图案的所述第一所得结构的整个表面上形成栅极间隔物层；　蚀刻所述凹陷底部的栅极间隔物层；和　在所述凹陷上形成栓塞，由此形成包含所述栓塞的第二所得结构。

【技术特征摘要】
KR 2007-6-28 10-2007-00644971.一种制造半导体器件的方法，该方法包括在衬底上形成栅极图案；在所述栅极图案之间的衬底中形成凹陷，由此形成包含所述凹陷的第一所得结构；在包含所述栅极图案的所述第一所得结构的整个表面上形成栅极间隔物层；蚀刻所述凹陷底部的栅极间隔物层；和在所述凹陷上形成栓塞，由此形成包含所述栓塞的第二所得结构。2. 如权利要求l所述的方法，其中所述栅极图案具有凹陷栅极结构。3. 如权利要求l所述的方法，其中所述栅极间隔物层包含氮化物层。4. 如权利要求3所述的方法，其中所述栅极间隔物层形成为具有约80A 到约150A的厚度。5. 如权利要求1所述的方法，其中通过实施回蚀刻过程来蚀刻所述栅极 间隔物。6. 如权利要求1所述的方法，其中在蚀刻所述栅极间隔物层后，所述栅 极间隔物层残留在所述栅极图案与凹陷二者的侧壁上。7. 如权利要求l所述的方法，其中还包括在蚀刻所述栅极间隔物层之前， 在所述^^极图案的上部与侧壁上形成蚀刻阻挡层。8. 如权利要求7所述的方法，其中在所述栅极图案的上部所形成的蚀刻 阻挡层比在栅极图案的侧壁上所形成的蚀刻阻挡层厚。9. 如权利要求8所述的方法，其中所述蚀刻阻挡层形成为具有在所述栅 极图案的上部上的约300A到约800A的厚度。10. 如权利要求9所述的方法，其中所述蚀刻阻挡层是等离子体增强未掺 杂硅酸盐玻璃(PE-USG)。11. 如权利要求1所述的方法，其中所述衬底中的凹陷形成为具有约50A 到约500A的深度。12. 如权利要求1所述的方法，其中所述栓塞利用选择性外延生长方式 (SEG)形成。13. 如权利要求12所述的方法，其中所述栓塞形成为具有约200A到约30(L4的厚度。14. 如权利要求1所述的方法，还包括在包含所述栓塞的第二所得结构的整个表面上形成单元间隔物层； 在所述单元间隔物层上形成绝缘层，以填充所述栅极图案之间的间隙； 蚀刻所述绝缘层直到暴露出所述栅极图案上的单元间隔物层； 通过蚀刻所述绝缘层和所述栅极图案之间的单元间隔物层来暴露出所 述栓塞；在所述栓塞上形成导电层；和 平坦化所述导电层以形成定位栓塞接触。15. 如权利要求14所述的方法，其中所述单元间隔物层包含氮化物层。16. 如权利要求14所述的方法，其中所述绝缘层是硼磷硅酸盐玻璃 (BPSG)。17. 如权利要求14所述的方法，其中所述导电层包含多晶硅。18. 如权利要求14所述的方法，其中通过回蚀刻过程或化学W^抛光(CMP) 实施蚀刻所述绝缘层与平坦化所述导电层。19. 一种制造半导体器件的方法，包括下列步骤 在具有单元区与周边区的衬底上形成栅极图案； 在所述单元区中的栅极图案之间的衬底中形成凹陷，由此形成第一所得结构；在包含所述凹陷的第一所得结构的整个表面上形成栅极间隔物层； 在所述周边区内的栅极间隔物层上形成^^图案； 蚀刻所述单元区内的所述凹陷的底部的初f极间隔物层；和 在所述凹陷上形成栓塞。20. 如权利要求19所述的方法，其中所述槺极图案具有凹陷栅极结构。21. 如权利要求19所述的方法，其中所述栅极间隔物层包含氮化物层。22. 如权利要求21所述的方法，其中所述栅极间隔物层形成为具有约80A 到约150A的厚度。23. 如权利要求19所述的方法，其中在蚀刻所述栅极间隔物层之后，所述 栅极间隔物层残留在所述栅极图案与凹陷二者的侧壁上。24. 如权利要求19所述的方法，其中所述衬底中的凹陷形成为具有约50A 到约500A的深度。25. 如权利要求19所述的方法，其中所述栓塞通过利用选择性外延生长过 程(SEG)形成。26. 如权利要求25所述的方法，其中所述栓塞形成为具有约200A到约 300A的厚度。27. 如权利要求19所述的方法，其中形成所述掩模图案包括 在所述栅极间隔物层上形成光刻胶层；和 通过曝光与显影过程，使所述光...

【专利技术属性】
技术研发人员：李敏硕，金原圭，
申请(专利权)人：海力士半导体有限公司，
类型：发明
国别省市：KR[韩国]