电荷俘获非挥发半导体存储器及其制造方法技术

本发明专利技术提供一种电荷俘获非挥发半导体存储器及其制造方法。所述电荷俘获非挥发半导体存储器包括半导体衬底、源极区域、漏极区域、依次形成在所述半导体衬底上的隧道绝缘层、电荷俘获层、阻挡绝缘层和栅电极。所述漏极区域及源极区域均包括混合的半导体结，所述混合的半导体结包括金属半导体结和Ｐ－Ｎ结。本发明专利技术电荷俘获非挥发半导体存储器的编程电压低、编程速度快、功耗较低、可靠性较高。

【技术实现步骤摘要】

本专利技术涉及一种非挥发存储器，尤其涉及一种电荷俘获非挥发半导体存储器及其 制备方法。
技术介绍
非挥发存储器(Non-volatile Memory)由于具有低功耗、小体积、高密度、可重复 擦写等特性，在移动通信、数据终端、多媒体、消费类电子及国防电子装备等领域具有广泛 的应用。非挥发存储器主要包括浮栅(Floating Gate)非挥发半导体存储器和电荷俘获 (Charge Trapping)非挥发半导体存储器。浮栅非挥发半导体存储器是利用多晶硅形成浮 栅，并且电荷存储在浮栅中，因此如果所述多晶硅中存在任何缺陷，则电荷保留时间将显著 降低。相反，电荷俘获非挥发半导体存储器是使用氮化物层代替所述多晶硅，电荷存储在氮 化物层中，因此对缺陷的敏感性相对较低。此外，相较于浮栅非挥发半导体存储器，电荷俘 获非挥发半导体存储器具有更好的可缩微性。另外，电荷俘获非挥发半导体存储器还具有 分立的存储介质、较薄有隧穿氧化层、良好的数据保持特性以及完全与微电子工艺兼容等 优点。因此，目前电荷俘获非挥发半导体存储器被认为在30纳米以下将逐渐取代浮栅非挥 发半导体存储器。一般而言，电荷俘获非挥发半导体存储器的编程和擦除技术来源于沟道 热电子发射(Channel Hot-Election Injection)与沟道热空穴发射(Channel Hot-HoleInjection)。电荷俘获非挥发半导体存储器的编程(Program)是通过传统的沟道 热电子发射在漏端附近完成的，而擦除(Erase)则是通过沟道热空穴发射在漏端附近完成 的。目前，电荷俘获非挥发半导体存储器的源极和漏极同为P-N结结构。然而随着器件的尺寸越来越小，所述电荷俘获非挥发半导体存储器的沟道长度也 相应不断地缩短。为了产生充足的漏端热空穴注入，源极和漏极同为P-N结结构这一特征 导致编程电压很难被缩小，热电子注入效率低，编程速度慢，功耗较大。
技术实现思路
针对所述电荷俘获非挥发半导体存储器存在的问题，有必要提供一种编程电压 低、编程速度快、功耗较低及可靠性较高的电荷俘获非挥发半导体存储器。同时，也有必要提供一种所述非挥发半导体存储器制备方法。一种电荷俘获非挥发半导体存储器，其包括半导体衬底、源极区域、漏极区域、依 次形成在所述半导体衬底上的隧道绝缘层、电荷俘获层、阻挡绝缘层和栅电极。所述漏极区 域及源极区域均包括混合的半导体结，所述混合的半导体结包括金属半导体结和P-N结。优选地，所述源极区域的金属半导体结的金属为金属硅化物，所述金属硅化物为 硅化钴、硅化镍、硅化钛、硅化钨、硅化钼中任意一种。优选地，所述半导体衬底具有所述漏极区域及源极区域，所述P-N结是所述半导体衬底对应漏极及源极区域的部分掺杂之后与所述半导体衬底分别接触形成。优选地，所述电荷俘获非挥发半导体存储器进一步包括形成在所述栅电极上的第一金属层，所述第一金属层是金属钨层或者硅化钨层。优选地，所述电荷俘获非挥发半导体存储器进一步包括形成在所述第一金属层上 的硬掩膜层。优选地，所述隧道绝缘层形成在所述半导体衬底上除所述源极区域和所述漏极区 域以外的区域，所述电荷俘获层、阻挡绝缘层、栅电极、第一金属层及硬掩膜层依次形成在 所述隧道绝缘层上。优选地，所述电荷俘获非挥发半导体存储器进一步包括侧墙，所述半导体衬底上 对应所述漏极区域和所述源极区域的空间分别形成第一开口及第二开口，所述侧墙分别形 成在所述第一、第二开口内，并且分别位于所述隧道绝缘层至硬掩膜层的侧边。一种电荷俘获非挥发半导体存储器的制造方法，其包括如下步骤提供半导体衬 底，在所述半导体衬底上依次形成隧道绝缘层、电荷俘获层、阻挡绝缘层、栅电极、第一金属 层及硬掩膜层；依次刻蚀所述硬掩膜层、所述第一金属层、所述栅电极、所述阻挡绝缘层、所 述电荷俘获层及所述隧道绝缘层，形成对应于漏极区域的第一开口及对应于源极区域的第 二开口，所述第一、第二开口都暴露出所述半导体衬底；形成第一介质层并刻蚀所述第一介 质层并保留所述第一开口及第二开口内侧壁的第一介质层；向所述半导体衬底中注入离 子，使所述漏极区域和所述源极区域均形成P-N结；除去剩余的所述第一介质层并沉积第 二介质层并刻蚀所述第二介质层形成侧墙，所述侧墙分别位于所述第一、第二开口内，并且 位于所述隧道绝缘层至硬掩膜层的两侧；及形成第二金属层，所述第二金属层与所述半导 体衬底反应，使所述漏极区域及所述源极区域形成相应的金属半导体结。优选地，所述第二金属层是钛层、钴层、镍层、钼层中任意一种或者其混合物。优选地，所述第二介质层的厚度小于所述第一介质层的厚度，且所述第一介质层 的厚度小于所述第一开口与所述第二开口的宽度一半中较小的一个。优选地，所述第一介质层为二氧化硅层、氮化硅层或两者的混合层。优选地，利用退火工艺使所述第二金属层与所述第一开口及第二开口内的半导体 衬底发生反应而形成金属硅化物。优选地，所述金属硅化物与所述第一开口对应的漏极区域及所述第二开口对应的 源极区域的半导体衬底接触形成金属半导体结，且其与所述第一开口对应的漏极区域及所 述第二开口对应的源极区域的半导体衬底接触形成欧姆接触。优选地，所述制造方法进一步包括去除未与所述半导体衬底反应的第二金属层。本专利技术制造方法制造的电荷俘获非挥发半导体存储器的漏极区域和源极区域的 半导体结分别包括混合的半导体结，所述混合的半导体结包括P-N结和肖特基结。金属钛、 钴、镍、钼中任意一种或者其混合物与半导体衬底形成金属硅化物。所述金属硅化物部分与 所述半导体衬底接触形成肖特基结，其另外部分与掺杂的半导体衬底形成欧姆接触。所述 肖特基结需要比较低的电子势垒高度，才能更有效的完成源极区域热电子注入编程模式。 在使用所述电荷俘获非挥发半导体存储器时，只需在较低的栅极电压和较低的漏极电压下 就可以在源极区域产生特定热电子，热电子注入效率高、编程电压低、编程速度快且功耗 低。另外，所述电荷俘获非挥发半导体存储器的源极、漏极区域包括混合的半导体结构，能够减少漏极及源极的反向二极管泄漏电流，器件可靠性高。 附图说明图1是本专利技术电荷俘获非挥发半导体存储器的截面示意图。图2是图1所示电荷俘获非挥发半导体存储器一较佳实施方式的制备方法流程 图。图3至图13是图1所示电荷俘获非挥发半导体存储器的制造方法的各主要步骤 的截面示意图。具体实施例方式请参阅图1，图1是本专利技术电荷俘获非挥发半导体存储器的截面示意图。所述电 荷俘获非挥发半导体存储器10包括半导体衬底11、隧道绝缘层12、电荷俘获层13、阻挡绝 缘层14、栅电极15、第一金属层16、硬掩膜层17及侧墙18。所述半导体衬底11表面具有 漏极区域110及源极区域111。所述隧道绝缘层12、电荷俘获层13、阻挡绝缘层14、栅电极 15、第一金属层16及硬掩膜层17依次形成在所述半导体衬底11上除所述漏极区域110和 所述源极区域111以外的区域。所述半导体衬底11上对应所述漏极区域110和所述源极区域111的空间分别形 成第一开口 112及第二开口 113。所述侧墙18形成在所述第一、第二开口 112、113内，并且 分别位于所述隧道绝缘层12至硬掩膜层17的侧边。所述漏极区域110包括一接触孔(未 标示)，其内填充有金属本文档来自技高网...

【技术保护点】
一种电荷俘获非挥发半导体存储器，其包括半导体衬底、源极区域、漏极区域、依次形成在所述半导体衬底上的隧道绝缘层、电荷俘获层、阻挡绝缘层和栅电极，其特征在于：所述漏极区域及源极区域均包括混合的半导体结，所述混合的半导体结包括金属半导体结和Ｐ－Ｎ结。

【技术特征摘要】

【专利技术属性】
技术研发人员：吴东平，张世理，
申请(专利权)人：复旦大学，
类型：发明
国别省市：31[中国|上海]