一种集成电路封装用基板结构及其制造方法技术

本发明专利技术是一种集成电路之基板制程，其步骤包括在一铜箔基材上定义出数个导体柱，于该铜箔基材覆以一或多层核心绝缘层，覆合后导体柱一端埋在该核心绝缘层内，开启各该导体柱上方的核心绝缘层，形成数个盲孔，接着镀满或镀上一层铜于各该盲孔，并于核心绝缘层上侧表面镀上一层面铜，蚀刻定义出上、下电路层，最后分别覆盖上一层防焊材作保护以形成本发明专利技术的集成电路封装用基板。（*该技术在2021年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及，特别是一种应用于制作超薄之基板，并可省略塞孔步骤的基板结构及制造方法。请参阅附图说明图1，为传统技术集成电路封装用基板结构示意图，主要包括一基材10、一上电路层60a、一下电路层60b以及数个导通孔50。该基材10为一绝缘物质，该上电路层60a设于该基材10的上侧表面，下电路层60b设于该基材10的下侧表面，所述的上、下电路层60a、60b是藉由数个贯穿基板10的导通孔50加以导通，又在上、下电路层60a、60b表面各覆盖有一层绿漆70，以作为上、下电路层60a、60b的保护层，其中上电路层60a的打线垫(图中未式)与下电路层60b的锡球垫(图中未式)是暴露于外界。在进行封装时，该基板10是将芯片20结合于基板10的上，并利用复数条金线40耦合于上电路层60a的打线垫，并在芯片20与金线40附近覆上一层封胶30，再将数个锡球80黏接于下电路层60b的锡球垫上，最后基板10再利用上述数个锡球80结合于电路板(图中未示)之上。请参阅图2A～D，传统技术的集成电路封装用基板的制程步骤包括(a)提供一绝缘基板100，并以钻孔或激光方式在该基板100表面形成数个导通孔105。(b)对上述导通孔105进行镀导通孔及上下侧表面分别镀上一层面铜110，120。(c)对上、下侧表面的面铜110，120进行电路蚀刻以形成上、下电路层110a，120a，其中上、下电路层110a，120a的间是藉由上述导通孔105做为导通的桥梁。(d)以绝缘树脂或导电胶140对上述导通孔105进行塞孔，以形成导通孔105a结构。(e)最后再将绿漆150覆盖于基板100的上、下电路层110a，120a表面，并预留部份作为打线垫及锡球垫区域(图中未标示)。以上所述是为传统技术的集成电路封装用基板的制程与结构，然，传统技术的基板-尤其是制作超薄板(0.1mm～0.04mm)及微小通孔时，因为在进行导通孔塞孔时，困难度极高，亦容易造成塞孔不实，且易产生空泡，严重影响生产品质与数量。由上述说明可知，利用传统技术的制程所制造的集成电路封装用基板，尤其是制造超薄板时，会有导通孔塞孔不易，制程困难，可靠度不佳等缺点。本专利技术的另一目的在于提供一种用上述方法制造的集成电路封装用基板结构。根据本专利技术的一个方面，本专利技术所提供的一种集成电路封装用基板制造方法包括以下步骤(a)提供一铜箔基材，以蚀刻等方式定义出数个导体柱；(b)将一核心绝缘层与该铜箔基材作压合，压合后导体柱一端埋在该核心绝缘层内；(c)开启各该导体柱上方的核心绝缘层，形成数个盲孔；(d)以电镀铜方式镀满或镀上一层于各该盲孔，并于核心绝缘层上侧表面镀上一层面铜；(e)蚀刻定义出上、下电路层；此外，还包括步骤(f)在该上、下电路层分别覆盖上一层电路保护层。较佳者，以电镀铜方式镀上一层于各该盲孔之后，可在所述核心绝缘层欲作为芯片置放区下方的数个盲孔，形成数个焊锡凸块(SolderBump)。根据本专利技术的另一个方面，本专利技术所提供的一种集成电路封装用基板的结构包括一核心绝缘层，该核心绝缘层的上、下二侧分别具有上、下电路层；其中上、下电路层是以数个嵌埋于该绝缘层的盲孔与其相对应的导体柱形成电性连接。为了为了能够进一步了解本专利技术的目的、特征及功效，下面结合附图对本专利技术进行详细说明。图2A～图2D是传统集成电路封装用基板的制程示意图。图3A～图3H是本专利技术第一实施例集成电路封装用基板制程示意图。图4A～图4H是本专利技术第二实施例集成电路封装用基板制程示意图。图5A～图5G是本专利技术第三实施例集成电路封装用基板制程示意图。附图标号说明10，100-基材；20-芯片；30-封胶；40-金线；50，105-导通孔；60a，110a，240a，340a，440a-上电路层；60b，120a，200a，300a，400a-下电路层；70，150-绿漆；80-锡球；110，120，240，330a，340，430a，440-面铜；140-绝缘树脂或导电胶；200，300，400-铜箔基材；210，310，410-导体柱；220，320，420-核心绝缘层；230，230a，330，430-盲孔；250，350，450-电路保护层；460-焊锡凸块；270，370，470-芯片置放区。第一实施例请参阅图3A～图3G所示，本专利技术集成电路封装用基板第一实施例的制程步骤包括(a)提供一铜箔基材200，以蚀刻等方式定义出数个导体柱210，以微蚀刻方式(Microetching)粗化导体柱210表面，以增强其接着力；(b)将一核心绝缘层220与该铜箔基材200作压合，压合后导体柱210一端埋在该核心绝缘层220内，其中所述核心绝缘层220的材质是可为一具玻璃纤维的预浸材(Prepreg)或较厚的绝缘树脂；(c)以激光开启各该导体柱210上方的核心绝缘层220，形成数个盲孔230，并清除导体柱210面上的残余绝缘物质；(d)以电镀铜方式镀满各该盲孔，形成一实心盲孔230a，并于核心绝缘层220的上侧表面镀上一层面铜240；(e)蚀刻定义出上、下电路层240a、200a；(f)最后，在该上、下电路层240a、200a分别覆盖上一层电路保护层250(可为防焊漆或绝缘树脂)，作为线路保护层，并露出欲作为芯片封装打线的打线垫及与电路板电性连接的锡球垫区域，并在打线垫及锡球垫区镀上一镍/金(Ni/Au)层(图中未示)。另外，本实施例亦可在两面电路层240a、200a分别覆盖上一层电路保护层250之后，露出欲作为与芯片焊锡接的焊垫及锡球垫的区域(图中未示)，亦镀上一镍/金(Ni/Au)层(图中未示)，使本实施例亦可供覆晶封装方式封装芯片。第二实施例请参阅图4A～图4G，本专利技术集成电路封装用基板第二实施例的制程步骤包括(a)提供一铜箔基材300，以蚀刻等方式定义出数个导体柱310，并以微蚀刻方式(Microetching)粗化导体柱310表面，以增强其接着力；(b)将一核心绝缘层320与该铜箔基材300作压合，压合后导体柱310一端埋在该核心绝缘层320内，其中所述核心绝缘层320的材质是可为一具玻璃纤维的预浸材(Prepreg)或较厚的绝缘树脂；(c)以激光开启各该导体柱310上方的核心绝缘层320，形成数个盲孔330，并清除导体柱310面上的残余绝缘物质；(d)以电镀铜方式对所述核心绝缘层320及数个盲孔330镀上一层面铜340、330a；(e)蚀刻定义出上、下电路层340a、300a；(f)在该上、下电路层340a、300a分别覆盖上一层电路保护层350(可为防焊漆或绝缘树脂)，并填满各该盲孔330，作为线路保护层，并露出打线垫及锡球垫区域，并在打线垫及锡球垫区镀上一镍/金(Ni/Au)层(图中未示)。当然，如同第一实施例，本实施例亦可在两面电路层340a、300a分别覆盖上一层电路保护层350之后，露出欲作为焊垫及锡球垫的区域(图中未示)，亦镀上一镍/金(Ni/Au)层(图中未示)，使本实施例亦可供覆晶封装方式封装芯片。与第一实施例不同的是，本实施例并未将盲孔330镀满铜，而只有镀上一层薄面铜330a，再以防焊材350填满。第三实施例请参阅图5A～图5G，本专利技术集成电路封装用基板第三实施例的制程步骤包括(a)提供一铜本文档来自技高网...

【技术保护点】
一种集成电路封装用基板制造方法，包括以下步骤：（ａ）提供一铜箔基材，以蚀刻等方式定义出数个导体柱；（ｂ）将一核心绝缘层与该铜箔基材作压合，使该导体柱一端埋在该核心绝缘层内；（ｃ）开启各该导体柱上方的所述核心绝缘层，形成数个盲孔； （ｄ）对所述核心绝缘层上侧表面及数个盲孔镀上一层面铜；（ｅ）蚀刻定义出上、下电路层。

【技术特征摘要】

【专利技术属性】
技术研发人员：许诗滨，
申请(专利权)人：全懋精密科技股份有限公司，
类型：发明
国别省市：71[中国|台湾]