温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。

本发明是一种集成电路之基板制程，其步骤包括在一铜箔基材上定义出数个导体柱，于该铜箔基材覆以一或多层核心绝缘层，覆合后导体柱一端埋在该核心绝缘层内，开启各该导体柱上方的核心绝缘层，形成数个盲孔，接着镀满或镀上一层铜于各该盲孔，并于核心绝缘层上...
该专利属于全懋精密科技股份有限公司所有，仅供学习研究参考，未经过全懋精密科技股份有限公司授权不得商用。

详细技术文档下载地址

温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。