多层印刷配线板制造技术

本发明专利技术的多层印刷配线板（１０）具有：内建层（３０），其形成于核心基板（２０）上，并在上表面设置有导体图案（３２）；低弹性模量层（４０），其形成于该内建层（３０）上；焊盘（５２），其设置于该低弹性模量层（４０）的上表面，通过焊料突起（６６）与ＩＣ芯片（７０）连接；以及导体柱（５０），其贯通低弹性模量层（４０），将焊盘（５２）和导体图案（３２）电连接。导体柱（５０）的纵横比Ｒａｓｐ（高度／最小直径）大于等于４且最小直径超过３０μｍ，而且，配置于低弹性模量层（４０）的外周部的外侧导体柱（５０ａ）的纵横比Ｒａｓｐ大于等于配置于低弹性模量层（４０）的内周部的内侧导体柱（５０ｂ）的纵横比Ｒａｓｐ。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及多层印刷配线板。
技术介绍
近年来，在以便携信息终端和通信终端为代表的电子设备中，高功能化和小型化非常显著。作为将用于这些电子设备的IC芯片高密度地安装到多层印刷配线板上的方式，正在采用直接在多层印刷配线板上对IC芯片进行表面安装的倒装(flip-chip)方式。作为这样的多层印刷配线板，公知有如下的多层印刷配线板包括核心基板、形成于该核心基板上的内建层(build up layer)、以及在该内建层的上面可通过焊料突起(solder bump)安装IC芯片的安装用电极。此处，作为核心基板，使用由环氧树脂、BT(bismaleimide/triazin，双马来酰亚胺三嗪)树脂、聚酰亚胺树脂、聚丁二烯树脂、酚醛树脂等与玻璃纤维等强化材料共同成型而得到的基板，这些核心基板的热膨胀系数约为12～20ppm/℃(30～200℃)，与IC芯片的硅的热膨胀系数(约3.5ppm/℃)相比，大致是其4倍以上。因此，在上述的倒装方式中，在反复产生伴随于IC芯片的发热的温度变化时，由于IC芯片与核心基板的热膨胀量和热收缩量不同，有可能焊料突起被破坏。为解决该问题，提出了如下的多层印刷配本文档来自技高网...

【技术保护点】
一种多层印刷配线板，具有：核心基板；内建层，其形成于该核心基板上，并在上表面设置有导体图案；低弹性模量层，其形成于该内建层上；安装用电极，其设置于该低弹性模量层的上表面，通过连接部与电子部件连接；以及 导体柱，其贯通所述低弹性模量层，将所述安装用电极和所述导体图案电连接，其中，所述导体柱的纵横比Ｒａｓｐ大于等于４且其直径超过３０μｍ，而且，所述导体柱之中配置于所述低弹性模量层的外周部的外侧导体柱的纵横比Ｒａｓｐ大于等于配置于所述低 弹性模量层的内周部的内侧导体柱的纵横比Ｒａｓｐ。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：苅谷隆，古谷俊树，
申请(专利权)人：揖斐电株式会社，
类型：发明
国别省市：JP[日本]