半导体器件制造技术

本发明专利技术的课题是在半导体器件中在谋求共有数字半导体元件和模拟半导体元件的电源的同时实现高密度安装。将模拟用电源布线部（５４Ａ）连接到ＥＢＧ布线部（５２）的一端上，并且将数字用电源布线部（５４Ｄ）连接到另一端上，进而，将各自的元件用接地连接端子连接到共同的接地布线部（５３）上，同时在模拟用电源布线部（５４Ａ）与ＥＢＧ布线部（５２）之间设置分离两者的接地布线部（５３）。由此，既可降低对模拟芯片（１０１）的电源干扰，又可谋求实现高密度安装。

【技术实现步骤摘要】

本专利技术涉及半导体器件，特别是涉及应用于具有模拟半导体元件和数字半导体元件的半导体器件有效的技术。
技术介绍
在GPS(全球定位系统)或无线LAN(局域网)等的携带用电子装置中，有必要兼顾无线技术和高密度安装技术。因此，使模拟半导体元件和数字半导体元件接近地安装或安装在同一封装体内这样的要求越来越高。关于在同一基板上安装模拟半导体元件和数字半导体元件以便集成于一个封装体内的技术和在该基板的主平面上采用EBG(电磁带隙)布线的技术，在非专利文献1中有记载。此外，有减轻因信号用贯通导体与形成了开口使其包围该信号用贯通导体的接地用导体层之间产生的电磁耦合引起的特性阻抗的不整合的影响的技术(例如，参照专利文献1)。此外，有缓和信号用布线导体与信号用贯通导体的连接部中的特性阻抗的不整合进而防止信号用布线导体之间的噪声干扰的技术(例如，参照专利文献2)。非专利文献1M.Swaminathan et al.，“Power DistributionNetworks for System-on-PackageStatus and Challenges”，IEEETransactions on Advanced Packaging，Vol.27，No.2，May 200专利文献1特开2004-259959号公报专利文献2特开2004-241426号公报由于数字半导体元件处理「0」和「1」，故从该处产生的电源噪声涉及宽的频带区域，其频率也伴随高速化而越来越延伸到RF(无线电频率)频带区域。但是，模拟RF信号所要求的噪声频带区域极低(例如，在GPS中，-120dBm)。因该模拟RF信号的发送接收和从数字半导体元件产生的噪声的干扰的缘故，共有模拟半导体元件和数字半导体元件的电源且两者的接近的安装是困难的这一点成为课题。即，由于存在来自数字半导体元件的电源噪声的对模拟半导体元件的干扰，故将数字半导体元件和模拟半导体元件的电源作为共有电源且实现用于高密度安装的接近安装这一点是困难的。即使采用EBG布线来谋求降低模拟半导体元件与数字半导体元件之间的噪声耦合，噪声截止的效果也依赖于两元件的设置、EBG布线的周围的结构等。特别是为了作为模块结构整体实现高密度安装而且将噪声耦合降低到没有问题的水平，在模拟半导体元件和数字半导体元件的设置和EBG布线的周围的结构方面要求作出改进。
技术实现思路
本专利技术的目的在于在半导体器件中提供在谋求共有数字半导体元件和模拟半导体元件的电源的同时可实现高密度安装的技术。此外，本专利技术的另一目的在于在半导体器件中提供可确保信号的品质并谋求电源的稳定的技术。根据本说明书的记述和附图可明白本专利技术的上述和其它的目的和新的特征。如果简单地说明在本申请中公开的专利技术中代表性的内容的概要，则以下所述。即，本专利技术具有数字半导体元件、模拟半导体元件、安装了数字半导体元件和模拟半导体元件的布线基板以及连接到布线基板上的外部端子。布线基板具有将2个具有不同的阻抗的布线图案作为单位布线图案并在平面上设置多个单位布线图案而构成的EBG布线部、接地布线部、连接到EBG布线部的一端上的数字元件用电源布线部和连接到EBG布线部的另一端上的模拟元件用电源布线部。再者，将数字半导体元件用的接地连接端子和模拟半导体元件用的接地连接端子连接到布线基板的接地布线部上，将数字半导体元件用的电源连接端子连接到布线基板的数字元件用电源布线部上，将模拟半导体元件用的电源连接端子连接到布线基板的模拟元件用电源布线部上。此外，本专利技术具有数字半导体元件、模拟半导体元件、安装了数字半导体元件和模拟半导体元件的布线基板以及连接到布线基板上的外部端子。布线基板具有在平面上规则地设置多个由2个面积不同的布线图案的组合构成的单位布线图案而构成的EBG布线部、接地布线部、连接到EBG布线部的一端上的数字元件用电源布线部以及连接到EBG布线部的另一端上的模拟元件用电源布线部。再者，将数字半导体元件用的接地连接端子和模拟半导体元件用的接地连接端子连接到布线基板的接地布线部上，将数字半导体元件用的电源连接端子连接到布线基板的数字元件用电源布线部上，将模拟半导体元件用的电源连接端子连接到布线基板的模拟元件用电源布线部上。此外，本专利技术具有数字半导体元件、模拟半导体元件、安装了数字半导体元件和模拟半导体元件的布线基板以及连接到布线基板上的外部端子。布线基板按接地用和电源用具有2个将2个具有不同的阻抗的布线图案作为单位布线图案并在平面上设置多个单位布线图案而构成的EBG布线部。将接地用的第1EBG布线部的一端连接到数字元件用接地布线部上，将另一端连接到模拟元件用接地布线部上，将电源用的第2EBG布线部的一端连接到数字元件用电源布线部上，将另一端连接到模拟元件用电源布线部上。再者，将数字半导体元件用的接地连接端子连接到布线基板的数字元件用接地布线部上，将模拟半导体元件用的接地连接端子连接到布线基板的模拟元件用接地布线部上，将数字半导体元件用的电源连接端子连接到布线基板的数字元件用电源布线部上，将模拟半导体元件用的电源连接端子连接到布线基板的模拟元件用电源布线部上。如果简单地说明由在本申请中公开的专利技术中代表性的内容得到的效果，则以下所述。通过将印刷基板的模拟元件用电源布线部连接到EBG布线部的一端、而且将数字元件用电源布线部连接到另一端、进而在将各自的元件用接地连接端子连接到共同的接地布线部的同时在模拟元件用电源布线部与EBG布线部之间设置了分离两者的接地布线部，既可降低对模拟半导体元件的电源干扰，又可谋求实现高密度安装。附图说明图1是表示本专利技术的实施形态1的半导体器件的结构的一例的剖面图。图2是表示在图1中表示的半导体器件中的部件的安装布局的一例的平面图。图3是表示在图1中表示的半导体器件的封装基板中的内部布线的分布的一例的结构图。图4是表示在图1中表示的半导体器件的封装基板中设置的模拟元件用电源布线部和数字元件用电源布线部的结构的一例的平面图。图5是表示在图1中表示的半导体器件的封装基板中设置的接地布线部的结构的一例的平面图。图6是表示在图1中表示的半导体器件的封装基板中设置的EBG布线部的结构的一例的平面图。图7是表示在图1中表示的半导体器件的外部端子的设置状态的一例的背面图。图8是表示本专利技术的实施形态1的半导体器件中的频率与电源噪声的关系的一例的特性图。图9是表示在图1中表示的半导体器件的封装基板中设置的EBG布线部和单位布线图案的结构的一例的平面图。图10是表示本专利技术的实施形态1的变形例的EBG布线部和单位布线图案的结构的一例的平面图。图11是表示本专利技术的实施形态1的变形例的EBG布线部和单位布线图案的结构的一例的平面图。图12是表示本专利技术的实施形态2的半导体器件的封装基板中的内部布线的分布的一例的结构图。图13是表示本专利技术的实施形态3的半导体器件的封装基板中的内部布线的分布的一例的结构图。图14是表示本专利技术的实施形态4的半导体器件的封装基板中设置的模拟元件用电源布线部和数字元件用电源布线部的结构的一例的平面图。图15是表示本专利技术的实施形态4的半导体器件的封装基板中设置的接地布线部的结构的一例的平面图。图16是表示本专利技术的实施形态4的半导体器件的封装基板中设置的EBG布线部本文档来自技高网...

【技术保护点】
一种半导体器件，其特征在于：具有：连接了电源连接端子和接地连接端子的数字半导体元件；连接了电源连接端子和接地连接端子的模拟半导体元件；安装了上述数字半导体元件和上述模拟半导体元件的布线基板；以及连接到上述布线基板上的多个外部端子，其中上述布线基板具有：将２个具有不同的阻抗的布线图案作为单位布线图案并在平面上设置多个上述单位布线图案而构成的ＥＢＧ布线部；接地布线部；连接到上述ＥＢＧ布线部的一端上的数字元件用电源布线部；以及连接到上述ＥＢＧ布线部的另一端上的模拟元件用电源布线部，将上述数字半导体元件用的上述接地连接端子和上述模拟半导体元件用的上述接地连接端子连接到上述布线基板的上述接地布线部上，将上述数字半导体元件用的上述电源连接端子连接到上述布线基板的上述数字元件用电源布线部上，将上述模拟半导体元件用的上述电源连接端子连接到上述布线基板的上述模拟元件用电源布线部上。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：大坂英树，植松裕，铃木英一，
申请(专利权)人：株式会社瑞萨科技，
类型：发明
国别省市：JP[日本]