半导体集成电路制造技术

本发明专利技术提供一种半导体集成电路，内置包括相位频率比较器、第一和第二充电泵的环路滤波器、电压控制振荡器、分频器的锁相环电路。锁相环电路的工作模式包括锁相工作停止的等待状态、开始锁相工作的锁相响应工作、继续由锁相响应工作开始的锁相工作的稳态锁相工作。在稳态锁相工作中，与第一充电泵的充放电电流的电流值相比，第二充电泵的充放电电流的电流值设定得更小，第一和第二充电泵响应相位频率比较器的输出，执行与上述环路滤波器的彼此反相的充放电工作。在开始锁相工作的锁相响应工作中，停止相反相位的上述第二充电泵的充放电工作。该集成电路使环路滤波器的单片化变为可能，实现高速响应，在锁相后取得充分的噪声抑制效果。

【技术实现步骤摘要】

本专利技术涉及内置锁相环(PLL: phase locked loop )电路的半导体集成电路，特别是涉及有益于能使环路滤波器单片化，并且实现高速响应，并且取得锁相后的充分的噪声抑制效果的技术。
技术介绍
一直以来，在半导体集成电路上搭载锁相环(PLL)电路，该锁相环电路生成用于使大规模逻辑集成电路等的逻辑电路工作的时钟信号，或者生成在通信用集成电路等中用于发送工作或接收工作的时钟信号。在以下的专利文献l中记载有为了将无线通信用半导体集成电路的内置锁相环电路的环路滤波器单片化，使用进行滤波器电容的充电工作和;改电工作的2个充电泵电^各，Y吏一方的充电泵电^^的电流比另一方的充电泵电^^的电流更小。 一方的充电泵电^^的充电一侧电源和另 一方的充电泵电路的放电泵电路的放电一侧电流源进行同时工作的反相工作，根据2个电流源的电流比，能取得与减小滤波器电容时同样的零点频率，能将锁相环电路的环路滤波器单片化。而在以下的专利文献2中记载有为了实现高速响应，并且取得锁相后的充分的噪声抑制效果，在将相位比较器的输出通过充电泵和环路滤波器供给电压控制振荡器的锁相环电路中，增设对环路滤波器的电容急速进行充放电的另外的充电泵。在高速模式时，通过原来和增设的两个充电泵急速对电容充放电，从而实现高速响应，锁相后，增设的充电泵变为断开状态，成为低噪声锁相状态。但是，在以下的专利文献3中记载有在硬盘装置中，根据主CPU对文件有无访问，由此将控制器LSI控制在低耗电的睡眠模式和耗电大的活动模式。功率控制电路在睡眠模式中止内部时钟脉沖的供给，而在活动模式重新开始内部时钟脉冲的供给。进而，在以下的非专利文献l中记载有通过根据za调制器的输出，在分频器的2个分频比之间转换(toggle)的分数(fractional)锁相环电路，构成串行ATA接口用扩频时钟发生器(SSCG)。此外，在以下的非专利文献l中，根据ZA调制器的输出，在多重系数分频器(DualModulus Divider)的2个分频比(73/75 )之间转换。为了减轻电子仪器中的EMI那样的不要的辐射，扩频时钟发生器(SSCG)调整时钟信号的频率，降低时钟的基波和高次谐波的峰值功率。总能量相同，但是保持时钟信号的振幅和信号沿的波形，时钟信号跨宽的频带展开(spread),所以能降低峰值能量。此外，在以下的非专利文献l中还报告有为了降低za调制器的输出的量化噪声，使用将i次i;a调制器变为多级的MASH型的ZA调制器。在分频比只是整数的一般的锁相环电路中，锁相环的频率分辨率成为基准频率fREF,所以精密的频率分辨率需要较小的基准频率f虹F,因此成为较小的环路频带。不希望窄环路频带成为长的开关时间，锁相环电路的电压控制振荡器(VCO)的相位噪声的抑制不充分，容易受到来自锁相环电路外部的噪声的影响。而使用分数锁相环电路的分数合成器是为了维持比基准频率f虹F更精密的频率分辨率而开发的，在分数-N分频器中，分频比周期地从整数N变更为整数N+1 ，结果是平均分频比比N增力口( N+l )分频的占空比。另外，SSCG是SpreadSpectrum Clock Generator的缩写。EMI是Electromagnetic Interference的缩写。MASH是Multistage noise Shaping Technique的缩写。ATA是Advanced Technology Attachment的缩写。日本特开2005-184771号公报日本特开平6-276090号公报美国专利第5,892,958号说明书Wei-Ta Chen et al. "A Spread Spectrum ClockGenerator for SATA-II", 2005 IEEE International Symposium Circuits andSystems, 23-26 May 2005, PP.2643-2646。9
技术实现思路
如所熟知的那样，在硬盘装置(HDD)等记录再现部件中使用锁相环电路。用磁头从记录再现单元的磁盘读取的读信号用前置放大器、可变增益放大器放大，PRML译码器的输出供给锁相环电路，由此通过锁的时钟信号。另外，PRML是称作Partial Response Mostly Likelihood的译码技术的缩写。此外，锁相环电路不仅用于记录再现单元，在接口单元、移动电话终端、无线通信装置的各种电子装置中也使用。接口单元是用于在光盘装置、硬盘装置等存储介质和个人电脑等计算机之间进行双向的数据传输的装置，但是数据传输中使用的时钟由锁相环电路生成。在移动电话终端等无线通信装置中，作为发送本地信号或接收本地信号而使用的载波时钟也由锁相环电路生成。而在硬盘装置(HDD)中，通过切换基于主CPU对文件有无访问的控制器LSI的耗电大的活动模式和低耗电的睡眠模式，生成内部时钟脉沖的锁相环电路的工作被切换。在执行访问HDD装置的文件的活动模式中，对锁相环电路的输入供给译码器的输出信号，所以锁相环电路执行向输入信号的锁相工作。但是在不执行访问HDD装置的文件的睡眠模式中(等待状态或空置状态)，对锁相环电路的输入不供给译码器的有效的输出信号，所以锁相环电路不执行向输入信号的锁相工作。而在HDD装置等的记录再现单元中，从睡眠模式(等待状态)向活动模式(访问状态)的工作模式变更时，需要从锁相环电路生成的再现时钟信号的高速锁相(高速恢复)。此外，作为在HDD装置等的存储介质和个人电脑之间进行数据传输的接口单元，最近，串行ATA型的装置引人注目。为了实现串行ATA的标准，对包括锁相环电路的串行ATA接口单元要求IO微秒以内的从等待状态的高速恢复的标准。因此，为了实现该高速恢复，即使在锁相环电路不执行锁相工作的HDD装置的睡眠模式(等待状态)中，也需要锁相环电路的电压控制振荡器(VCO)的振荡工作自身继续。因此，在等待状态的HDD装置中，锁10相环电路的电压控制振荡器维持工作电流，包括串行ATA接口单元的个人电脑等有可能电池寿命缩短。此外，在移动电话终端中，从等待状态向通信状态的转变时间由通信标准决定。因此，要求在移动电话终端搭载的锁相环电路实现高速锁相，并且满足噪声特性等，同时为了降低成本，减小安装面积。但是，实际上为了实现转变时间和噪声特性，锁相环电路的环路滤波器无法单片化到半导体集成电路内部，成为外带部件。其结果是，安装面积和部件数量增多，成为成本上升的因素。如所熟知的那样，锁相环电路的锁相时间(稳定时间)丁L如TL — 2兀/con所示，与固有各频率con成为反比例的关系。而此外，如所熟知的那样，锁相环电^^的固有各频率con与锁相环电路的环路滤波器的滤波器电容的值大致成反比例的关系。因此，为了用锁相环电路实现高速锁相，有必要缩短锁相时间(稳定时间)Tt,因此，有必要增大固有各频率con,结果是，需要扩大环路滤波器的频带。但是，如果扩大锁相环电路的环路滤波器的频带，锁相环电路的噪声特性将会恶化。特别是在构成串行ATA接口单元中使用的扩频时钟发生器的分数PLL中，扩大环路滤波器的频带时，艺A调制器的量化噪声就泄漏到电压控制振荡器的输出中，因此噪声特性恶化。而如上述专利文献l上述，使用2个充电泵本文档来自技高网...

【技术保护点】
一种半导体集成电路，其特征在于：　内置包括相位频率比较器、第一充电泵、第二充电泵、环路滤波器、电压控制振荡器和分频器的锁相环电路，　上述相位频率比较器比较基准信号和上述分频器的输出信号即反馈信号的相位差，并输出作为相位比较输出信 号的第一输出信号和第二输出信号，　上述第一充电泵和上述第二充电泵能响应上述相位频率比较器的上述第一输出信号和上述第二输出信号来分别执行上述环路滤波器的充放电，　上述第一充电泵的输出和上述第二充电泵的输出连接在上述环路滤波器上，　 　上述锁相环电路的工作模式包括锁相工作停止的等待状态、开始锁相工作的锁相响应工作、以及继续由上述锁相响应工作开始的上述锁相工作的稳态锁相工作，　在上述基准信号的相位和来自上述分频器的上述反馈信号的相位维持在预定关系的锁相状态的上述 锁相环电路的上述稳态锁相工作中，上述第二充电泵的上述输出的充放电电流的电流值被设定得小于上述第一充电泵的上述输出的充放电电流的电流值，　在上述锁相环电路的上述稳态锁相工作的上述工作模式中，上述第一充电泵和上述第二充电泵响应上述相位频率 比较器的上述第一输出信号和上述第二输出信号来执行上述环路滤波器的彼此反相的充放电工作，　在开始上述锁相工作的上述锁相响应工作中，相对于基于上述第一充电泵的上述环路滤波器的上述充放电工作而停止反相的基于上述第二充电泵的上述环路滤波器的上 述充放电工作。...

【技术特征摘要】
...

【专利技术属性】
技术研发人员：川本高司，
申请(专利权)人：株式会社瑞萨科技，
类型：发明
国别省市：JP[日本]