锁相环装置中的滤波器及锁相环装置制造方法及图纸

本发明专利技术公开了一种锁相环装置中的滤波器。本发明专利技术利用一等效电容作为 第一电容，由于构成等效电容的三个电容的电容值远小于期望值Cz，从而本 发明专利技术中的等效电容相比于原有滤波电路中取值为期望值Cz的第一电容，体积 大大减小。而且，由于等效电容的电容值小于期望值Cz，因此，本发明专利技术还在 等效电容中增加了一路附加电流，以使得等效电容两端的电压，与原有滤波 电路中取值为期望值Cz的第一电容两端电压相同，从而无需调节环路电流的 大小ip即可保证Uf(t)不变，从而能够在保证输出电压不变的前提下，减小第 二滤波电容的尺寸以实现滤波器的微型化，且不需要对环路电流进行调节。 本发明专利技术还公开了一种锁相环装置。

【技术实现步骤摘要】

本专利技术涉及滤波电路，特别涉及一种锁相环(Phase-Locked Loop )装置中的滤波器及锁相环装置。
技术介绍
集成电路(IC， Integrated Circuit)设计中，电子器件的大小是非常重 要的考虑因素。电子器件的微型化及集成化是电子器件发展的趋势，而且， 随着系统芯片(SOC， System-On-Chip)技术的发展，电子器件应用的频率 越来越高，要求的带宽也越来越宽，因此，对电子元器件的性能提出了更高 的要求，如降低寄生电感、寄生电容、提高自谐振频率、各电子元器件之间的微型化也受到越来越多的关注。锁相环技术应用极为广泛，例如，应用于空间的锁相环4支术，可以实现 对目标的跟踪、遥测和遥控；应用于数字通信领域的锁相环技术，可以为相 干解调提'取参考载波、建立位同步及进行频率合成等。锁相环技术是使压控振荡器(VCO, Voltage Controlled Oscillator)产生 的输出信号与一个输入参考信号在相位和频率上实现同步的技术。在同步状 态时，即通常所说的锁定时，VCO的输出信号和输入参考信号之间的相位 差为0或某一个固定的常数。如果两者之间的相位发生变化，锁相环中存在 一个反馈控制机制，通过反馈调节VCO的输出信号，使得输出信号和输入 参考信号之间的相位差减小，并最终达到锁定状态，也就是将VCO的输出信号锁定到输入参考信号的相位上。图1为现有锁相环装置的结构示意图。参见图1 ，该装置包括鉴相器(PD，Phase Detector)、滤波器及VCO，其中，PD,用于比较输入参考信号t/,力)和VCO输出的反馈信号"一(,)的相位，输出对应于两个信号相位差的输出信号^(/);滤波器，用于对C^W进行滤波，滤除^W中的高频成分和噪声，以保 证环路所要求的性能，增加系统的稳定性，输出控制电压信号t^^;VCO，用于根据环路滤波器输出的C/,W,使其输出信号f/。JO的频率向 W的频率逼近，直至与K W的频率相等而进入锁定状态。上述中，tu,)与tv(,)为同一信号。实际应用中，锁相环还可以包括电荷泵(CP， Charge Pump ),用于接 收W(f)，对滤波器进行充、放电控制(滤波控制)，环路滤波器根据CP输出的控制信号进行充放电并输出相应的t/,W，控制t/。"(W,输出f/。J0和 t/~W，并将t/,wW输出至PD形成反馈，最终达到相位锁定。锁定状态时，f4W和"。w(0同频同相。"一 (0也可以经过分频器进行分频后输出至PD,可以调节t/。 ( W的角频率。滤波器也可以是环路低通滤波器(LPF, Lowpass Filter)。图2为现有锁相环装置中滤波器的结构示意图。参见图2，包括期望值 为C,的第一电容、期望值为Cp的第二电容、及期望值为/ 的电阻。其中，本文所述的期望值是指基于如图2所示的电路结构，产生该电 路所在应用环境所需滤波效果的电容值或电阻值。第一电容与电阻串连后，与第二电容并联。电阻与第二电容相连的一端为环路电流的输入端、第一电容与第二电容 相连的一端为环路电流的输出端，环路电流由CP提供，其电流取值为~。 t/,(《)通过第 一 滤波电容两端输出。其中，第一电容的主要作用是，结合电阻形成一个低通滤波器，同时提供一个使整个锁相环系统稳定性所需的频域零点；第二电容的主要作用是， 过滤掉相对较高的频率的噪声成分；通常情况下，第一电容的期望值C,为第 二电容期望值c^的几十倍。环路电流的电流取值为/p，则由图2，可以得出"~i 1 r (2-1)其中，f/,W为在s域中的电压值。由于第一电容的期望值c;为第二电容期望值Cp的几十倍，因此，式(2-1) 中的第二电容的期望值Cp可忽略不计，从而得到+ (2-2)其中，i7, W为C/,(/)在s域中的电压值。现有滤波器设计中，第一电容的期望值q比较大，相应地，其尺寸也比 较大，需要占用一定的空间，不利于滤波器的微型化。但如果要减小第一电 容的尺寸，其电容值也会相应的减小，由式(2-2)中也可以看出，第一电 容的电容值小于期望值C"必然导致t;,.W的变化，从而影响VCO输出信号"加恭因此，如果降低了第一电容的电容值，则为了保持J7,(,)不变，需要调节环路电流的大小!'p变化相应的数值。但调整环路电流会对锁相环装置中的其他器件造成影响，因而在实际应用中难以实现合理的调节。可见，在现有技术中，由于对环路电流进行调节难以保证锁相环装置的 正常工作，因而难以在保证输出电压不变的前提下，减小第二滤波电容的尺 寸以实现滤波器的微型化。
技术实现思路
本专利技术实施例提供一种锁相环装置中的滤波器，能够在保证输出电压不 变的前提下，减小第二滤波电容的尺寸以实现滤波器的微型化，且不需要对 环路电流进行调节。本专利技术实施例还提供一种锁相环装置，能够在保证输出电压不变的前提 下，减小第二滤波电容的尺寸以实现滤波器的微型化，且不需要对环路电流 进行调节。为达到上述目的，本专利技术实施例的技术方案具体是这样实现的 一种锁相环装置中的滤波器，该滤波器包含第一电容、第二电容及电阻，所述第一电容与所述电阻串联后与所述第二电容并联；所述第一电容由第三电容、第四电容及第五电容环形串接而成；其中，所述第三电容、所述第四电容和所述第五电容的电容值均远远小于所述第一电容的期望值G;所述第五电容与所述电阻串联后与所述第二电容并联；所述电阻与所述第二电容相连的 一端为环路电流的输入端、所述电阻与所述第五电容相连的 一端为所述环路电流的输出端；一附加电流从所述第三电容与所述第四电容相连的一端输入、从所述第五电容与所述第三电容的相连的一端输出，该附加电流用于保证所述第五电容两端电压趋近于电容值为期望值Cz的所述第一电容产生的电压。 所述第三电容的电容值为"； 所述第四电容的电容值为"2 ; 所述第五电容的电容值为"；其中，"为远远大于l的正整数；所述附加电流的大小与所述环路电流 相同。8所述附加电流来自一电荷泵。一种锁相环装置，该装置包含鉴相器、滤波器及压控振荡器，其中， 所述滤波器包括第一电容、第二电容及电阻，所述第一电容与所述电阻串联 后与所述第二电容并联；所述第一电容由第三电容、第四电容及第五电容环形串接而成；其中， 所述第三电容、所述第四电容和所述第五电容的电容值均远远小于所述第一 电容的期望值q;所述第五电容与所述电阻串联后与所述第二电容并联； 所述电阻与所述第二电容相连的一端为环;f各电流的输入端、所述电阻与 所述第五电容相连的 一 端为所述环路电流的输出端；一附加电流从所述第三电容与所述第四电容相连的一端输入、从所述第 五电容与所述第三电容的相连的一端输出，该附加电流用于保证所述第五电 容两端电压趋近于电容值为期望值q的所述第一电容产生的电压。所述第三电容的电容值为^; 所述第四电容的电容值为%; 所述第五电容的电容值为^;其中，"为远远大于l的正整数；所述附加电流的大小与所述环路电流 相同。该装置中包括第一电荷泵，用于输出所述环路电流。 所述第一电荷泵位于所述鉴相器中。 该装置还包括第二电荷泵，用于输出所述附加电流。 该装置进一步包括分频器，用于对所述压控振荡器输出的信号进行分 频，并将分频后的信号输出至所述鉴相器。由上述技术方案可见，本本文档来自技高网...

【技术保护点】
一种锁相环装置中的滤波器，包括：第一电容、第二电容及电阻，所述第一电容与所述电阻串联后与所述第二电容并联；　其特征在于，　所述第一电容由第三电容、第四电容及第五电容环形串接而成；其中，　所述第三电容、所述第四电容和所述第五电容的电容值均远远小于所述第一电容的期望值Ｃ↓［ｚ］；　所述第五电容与所述电阻串联后与所述第二电容并联；　所述电阻与所述第二电容相连的一端为环路电流的输入端、所述电阻与所述第五电容相连的一端为所述环路电流的输出端；　一附加电流从所述第三电容与所述第四电容相连的一端输入、从所述第五电容与所述第三电容的相连的一端输出，该附加电流用于保证所述第五电容两端电压趋近于电容值为期望值Ｃ↓［ｚ］的所述第一电容产生的电压。

【技术特征摘要】

【专利技术属性】
技术研发人员：薛元，
申请(专利权)人：薛元，
类型：发明
国别省市：31