一种小数／整数分频器制造技术

本发明专利技术提出了一种小数／整数分频器。包括：一２分频单元（１００），与外部输入信号和双模分频器（２００）相连；一双模分频器（２００），与２分频单元（１００）、特殊计数器（３００）和可编程计数器（４００）相连；一特殊计数器（３００），与双模分频器（２００）、可编程计数器（４００）和３阶∑－Δ多级噪声整形单元（ＭＡＳＨ）（５００）相连；一可编程计数器（４００），与双模分频器（２００）、特殊计数器（３００）和３阶∑－Δ多级噪声整形单元（ＭＡＳＨ）（５００）相连；一３阶∑－Δ多级噪声整形单元（ＭＡＳＨ）（５００），与特殊计数器（３００）和可编程计数器（４００）相连。该分频器控制简单，分频准确，提升了电路的工作速度，简化了电路结构，降低了电路功耗。

【技术实现步骤摘要】

本专利技术涉及电子
，可应用于射频收发机中的锁相频率合成器 中，尤其涉及一种小数/整数分频器，使小数分频频率合成器的实现方便 快捷。
技术介绍
锁相频率合成器在通讯系统中起着同步、变频和信道切换等重要作用， 是现代通讯不可缺少的部件之一。传统的频率综合器/^-i^厶,，由于分频比N是整数，频率综合器的频率分辨率为参考频率厶,。对于频率分辨 率要求较高的场合，必须用较小的厶,，相应的环路带宽也要随之减小， 并且对于相同的输出频率，分频比N就要增大。较窄的环路带宽会使锁定 时间变长，并且对VCO的相位噪声压制不够，使相位噪声增大。另外， 由于锁相环路中除VCO夕卜，其他模块对于相位噪声的贡献都正比于N， 所以较大的提高分频比N会使相位噪声恶化到不可接受的程度。小数分频 频率综合器在参考频率不变的情况下，可以实现更高的频率分辨率，从而 解决了高鉴相频率和高频率之间的矛盾。如图3所示，图3为小数分频频 率合成器结构示意图。小数分频频率合成器由鉴频鉴相器及电荷泵 (PFD/CP)、环路滤波器(LPF)、压控振荡器(VCO)和小数分频器组成。 其中，鉴频鉴相器及电荷泵是个相位比较装置。它把输入信号和压控 振荡器的输出信号的相位进行比较，产生对应于两个信号相位差的误差电 压。环路滤波器的作用是滤除误差电压中的高频成分和噪声，以保证环路 所要求的性能，增加系统的稳定性。压控振荡器受控制电压的控制，使压控振荡器的频率向输入信号的频 率靠拢，直至消除频差而锁定。小数分频器将VCO输出的高频信号的频率除以N.F，以达到锁定时 与参考频率相同的目的，其中N为整数，F为小数。6小数分频频率合成器的小数分频器必须提供一个小数分频N.F，当N 不变时，小数F的实现可以通过控制多模分频器求平均得到。如果在一个 系统中N需要变化，并且连续变化，则控制就比较复杂， 一些文献中用多 次编程的方法，并且硬件开销也比较大，功耗大。
技术实现思路
有鉴于此，本专利技术的主要目的在于提供一种简单的小数/整数分频器， 以实现小数分频器在小数/整数的任意变化，提升电路的工作速度，提高小 数分频频率合成器的应用范围。为达到上述目的，本专利技术提供了一种小数/整数分频器，包括一2分频单元100，用于对外部输入的高频信号进行2分频，并将得到的分频信号输出给双模分频器200;一双模分频器200，用于在接收来自特殊计数器300输出的模式控制 信号的控制下，对来自2分频单元100的输入信号103进行分频，并得到 分频信号输出给可编程计数器400和特殊计数器300;一特殊计数器300，用于对双模分频器200输入的分频信号进行计数， 并输出模式控制信号109给双模分频器200;一可编程计数器400，用于对双模分频器200输入的分频信号进行计 数，并在计数器计数到N时，输出重新计数信号112，在计数过程中输出 整个结构的最终输出113，其中N为自然数，由外部可编程信号的逻辑状 态所决定；一 3阶Z-A多级噪声整形(MASH)单元500，用于在输入信号116 和时钟信号114的作用下，对特殊计数器300进行调制，控制特殊计数器 300的计数值A，其中A为自然数。上述分频器中，所述2分频单元IOO包括一高频信号输入端101、 一 分频信号输出端102;当所述小数/整数分频器应用于锁相环时，所述高频 信号输入端101与压控振荡器连接，接收压控振荡器产生的高频信号；所 述分频信号输出端102与双模分频器200连接，将2分频单元100进行分 频后得到的分频信号输出给双模分频器200。上述分频器中，所述双模分频器200包括一输入端103， 一模式控制信号输入端108和一分频信号输出端104;所述输入端103与2分频单元 100连接，接收2分频单元100的输出信号102;所述模式控制信号输入 端108与特殊计数器300连接，接收特殊计数器300产生的模式控制信号; 所述分频信号输出端104与可编程计数器400和特殊计数器300连接，将 双模分频器200进行分频后得到的分频信号输出给可编程计数器400和特 殊计数器300。上述分频器中，所述特殊计数器300由下面电路构成第一可预置可 复位T触发器IOOO，具有四个输入端和两个输出端，输入端CK接双模分 频器200的输出端104，输入端SI接3阶S-A多级噪声整形单元输出信号 117的第一位，输入端T接高电平，输入端SE接可编程计数器400的输 出端112;输出端Q接第一异或门1011的第一输入端，输出端5接第一与 门1004的第一输入端、第二可预置可复位T触发器1001的输入端T和第 二与门的第一输入端；第二可预置可复位T触发器1001，具有四个输入 端和两个输出端，输入端CK接双模分频器200的输出端104，输入端SI 接3阶Z-A多级噪声整形单元输出信号117的第二位，输入端T接第一可 预置可复位T触发器1000的输出端5，输入端SE接可编程计数器400的 输出端112;输出端Q接第二异或门1010的第一输入端，输出端5接第一 与门1004的第二输入端和第二与门1005的第二输入端。第三可预置可复 位T触发器1002，具有四个输入端和两个输出端，输入端CK接双模分频 器200的输出端104，输入端SI接3阶Z-A多级噪声整形单元输出信号 117的第三位，输入端T接第一与门1004的输出端，输入端SE接可编程 计数器400的输出端112;输出端Q接第三异或门1009的第一输入端， 输出端5接第二与门1005的第三输入端。第四可预置可复位T触发器 1003，具有四个输入端和两个输出端，输入端CK接双模分频器200的输 出端104，输入端SI接第一MUX 1006的输出端，输入端T接第二与门 (1005)的输出端，，输入端SE接可编程计数器400的输出端112;输出 端Q接第四异或门1010的第一输入端，输出端^接第二与门1005的第三 输入端。第一或非门1007，具有两个输入端和一个输出端，输入端分别接 3阶Z-A多级噪声整形单元输出信号117的第一位和第二位，输出端接第 一MUX的输入端s。第一MUX1006，具有三个输入端和一个输出端，第8一输入端A接3阶S-A多级噪声整形单元输出信号117的第三位，第二输 入端B接低电平0，第三输入端s接第一或非门的输出。第一异或门1011， 具有两个输入和一个输出，第一输入端接第一可预置可复位T触发器1000 的输出端Q，第二输入端接输入信号107的第一位；输出信号接第二或非 门1015的第一输入端。第二异或门1010，具有两个输入和一个输出，第 一输入端接第二可预置可复位T触发器1001的输出端Q，第二输入端接 输入信号107的第二位；输出信号接第二或非门1015的第二输入端。第 三异或门1009，具有两个输入和一个输出，第一输入端接第三可预置可复 位T触发器1002的输出端Q，第二输入端接输入信号107的第三位；输 出信号接第二或非门1015的第三输入端。第四异或门1008，具有两个输 入和一个输出，第一输入端接第四可预置可复位T触发器1003的输出端 Q，第二输入端接高电平l;输出信号接第二或非门1015的第四输入端。 第二或非门1015，具有四个输入和一个输出，第一输入端接第一异本文档来自技高网...

【技术保护点】
一种小数／整数分频器，其特征在于，包括：　一２分频单元（１００），与外部输入信号和双模分频器（２００）相连，用于对外部输入的高频信号进行２分频；　一双模分频器（２００），与２分频单元（１００）、特殊计数器（３００）和可编程计数器（４００）相连，用于在接收来自特殊计数器（３００）输出的模式控制信号的控制下，对来自２分频单元（１００）的输入信号（１０３）进行分频，并得到分频信号输出给可编程计数器（４００）和特殊计数器（３００）；　一特殊计数器（３００），与双模分频器（２００）、可编程计数器（４００）和３阶Σ－Δ多级噪声整形单元（ＭＡＳＨ）（５００）相连，用于对双模分频器（２００）输入的分频信号进行计数，并输出模式控制信号（１０９）给双模分频器（２００）；　一可编程计数器（４００），与双模分频器（２００）、特殊计数器（３００）和３阶∑－Δ多级噪声整形单元（ＭＡＳＨ）（５００）相连，用于对双模分频器（２００）输入的分频信号进行计数，并在计数器计数到Ｎ时，输出重新计数信号（１１２），并在计数过程中输出整个结构的最终输出（１１３），其中Ｎ为自然数；　一３阶∑－Δ多级噪声整形单元（ＭＡＳＨ）（５００），与特殊计数器（３００）和可编程计数器（４００）相连，用于在输入信号（１１６）和时钟信号（１１４）作用下，对特殊计数器（３００）进行调制，控制特殊计数器（３００）的计数值Ａ，其中Ａ为自然数。...

【技术特征摘要】

【专利技术属性】
技术研发人员：郭桂良，阎跃鹏，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：11[中国|北京]