可编程整数／分数分频器制造技术

本发明专利技术提供一种可编程整数／分数分频器，包括一可编程整数分频器以及一分数切换器。该可编程整数分频器的除数是根据一除数切换信号而可设定为至少第一及第二整数。该分数切换器计算该可编程整数分频器的输出信号的脉冲数，并且当该输出信号的脉冲数等于一既定脉冲数时，产生该除数切换信号以切换可编程整数分频器的除数。该既定脉冲数根据该可编程整数／分数分频器的除数的一分数部分而决定。该分数切换器接受至少一分数除数控制信号的控制以改变该既定脉冲数，进而对该分数部分予以变动。

【技术实现步骤摘要】

本专利技术涉及一种可编程分频器(Programmable Frequency Divider),且 特别涉及一种可编程的整数/分数分频器。
技术介绍
传统用来为高频信号进行分频的工具被称作可编程分频器或直接可编程 分频器(Direct Programmable Frequency divider), 用于将一 高输入频率直 接分频而成为 一所欲的输出频率。目前可编程分频器大多采用两种结构来达成。第一种是具有脉冲/抑制计 数器(Pulse/Swallow Counter) 的分频器，是采用一双模分频器 (Dual-modulus divider)、 一脉冲计数器及一抑制计数器，达到整数的可编 程分频器的功能。其优点是可依实际使用的除数范围而设计，其缺点在于仅 能提供整数分频，并且当中的双模分频器使用在多模(Mu 11 i-mode)或多频带 (Multi-band)之中，会消耗大量的功率，并且无法在固定的模式下对三个电 路做较佳的功率分配。第二种是采用一多模分数分频器(譬如是除2或2. 5或3或3. 5)串接一 链式(zipper)分频器来达成。该多模分频器使用相位机器(State Machine) 控制相位切换以设计所使用的除数，以及该链式分频器包括多个串接的除2 或3的双模分频单元。这种结构的优点在于能提供分数分频，然而，由于多 模分频器使用相位机器，因此对高频电路的设计与IP化相当困难。此外，多 模分频器内的相位机器和其余电路必须根据所使用的分数而预先设计好，因 而分数的选择不大。更者，由于链式(zipper)分频器的除^t的最^^直为2N(N 为双模分频单元的个数)，而导致整个可程序分频器的除数受限。结果往往必 须设计更多级的双模分频单元，然而实际使用的除数范围并不多。
技术实现思路
有鉴于此，本专利技术提供一种任意整数/分数的可编程分频器，其除数最低值不受限于2的幕次而具有较合适的范围，且不需先考虑其所^使用的分数 除数来设计电路，仅需先设计除整数的电路而分数可于应用时加以调整，并 且使用嵌入式存储器而易于IP化。本专利技术提供一种可编程整数/分数分频器，用以将一输入信号的频率除以 一第一除数而产生一输出信号，其中，该第一除数是一整数或分数。该可编 程整数/分数分频器包括一可编程整数分频器以及一分数切换器。该可编程整 数分频器将该输入信号的频率除以一第二除数而产生该输出信号，其中，该 第二除数根据一除数切换信号而可设定为至少第一及第二整数。在可编程整数分频器操作的同时，该分数切换器同步地计算该输出信号的脉冲数，并且 当该输出信号的脉冲数等于一既定脉冲数时，产生该除数切换信号以切换该 第二除数。该既定脉沖数根据该第一除数的一分数部分而决定。该分数切换 器接受至少一分数除数控制信号的控制以改变该既定脉沖数，进而对该第一 除数的分数部分予以变动。在一实施例中，该可编程整数分频器(如图3)包括一链式分频器及一多 模分频器(其起始除数ND2)。该链式分频器包括一个以上串连的双模分频单元， 其中，每一双模分频单元的除数分别可接收个别的一除数控制信号及一模式 信号而设定为第三及第四整数(如图2)。分数切换器所产生的除数切换信号 用做该最后一个双模分频单元的模式信号。若该第三整数为M，则可得到除 数Z为NlNx^十(2—m xDZ0+ 2—("-') xDZ十...+ 2。xDZM+ ... + 2關-2 x DZN—2 + 2N—M—' xDZh) xX,其中，N是该双模分频单元的个数，Nl是该第三整数、 M是一整数，DZ。至DZ^分别为0或1。则将每一双模分频单元的除数控制信 号S_CTRL_ (k)电平根据DZk为1及0而设定为第一及第二电平以及使该既定 脉沖数是27X即可得到除数Z,其中，X是该除数切换信号使该切换信号的 脉沖长度等于该输出信号的脉冲长度的X倍。附图说明图1是显示本专利技术的一可编程整数/分数分频器100的方块结构图； 图2是显示图1的可编程整数分频器的结构图的一实施例； 图3是显示图l妁可编程整数分频器的结构图的另一实施例； 图4是显示图3的可编程整数分频器的结构图的一实施例； 图5是显示图1的可编程整数分频器的结构图的另一实施例；图6a-6c是显示图1的可编程整数分频器的结构图的另一实施例；以及图7是显示除数切换器的一实施例。附图符号说明100-可编程整数/分数分频器 110-可编程整数分频器 120-分数切换器 130-开关 320-整数分频器421- 整数分频器422- 相位切换器423- 存储器424- 逻辑电路5 30-整数分频器610a-c-双模分频器620a-c-分数切换器630a-c-抑制计数器640a-c-脉冲计数器710-计数器720-相位调整器210 (O)至210(2)-双模分频单元CLK(O)至CLK (3)-时钟信号CP(0)至CP(2)-时钟输入端DIN(O)至DIN(2)-除数控制端OC(O)至0C(2)-模式输入端Q(0)至Q(2)-时钟输出端S—CTRL(O, N-l)-除数控制信号S丄TRL—2(0， P-l)-第二除数控制信号S一CTRL —3(0， Q-l)-第三除数控制信号S—CTRL_D-小数除数控制信号S—DS-除数切换信号S —IN-输入信号S一M0D及S—M0D (O)至S—M0D(2)-模式信号 S—OUT-输出信号501- 第一输出信号502- 第二输出信号具体实施方式图1示出了本专利技术的一可编程整数/分数分频器100的方块结构图，用以 将一输入频率G除以一除数Z，而产生一输出频率f。UT=fIN/Z，其中，除数Z 是任意的整数或分数。典型来说，分频器的分数的最小数值，是根据一提供该输入频率G的前 级电路(图中未显示)的结构来决定。举例而言，当该前级电路包括一分频器 以将另一较高的输入频率除以一预定除数Np而产生该输入频率U时，则该分 数的最小数值选择为1/Np,用以降低相位噪声的影响。譬如Np分别为2及4 时，则分数的最小数值分別为0.5及0.25。而在大多数的分频器的应用场合 中，输出频率f叫t是给定，因此整数N的值是根据输入频率f!n来决定，方以使得fIn/ Z = f0UT。如本图所示，可编程整数/分数分频器100包括一可编程整数分频器110, 一开关130，以及一分数切换器120耦接至该可编程整数分频器110。可编程 整数分频器IIO耦接至开关130。该可编程整数分频器110的除数N。可设定为至少第 一整数Nsl及第二整数 NS2，并预设为当中之一。该可编程整数分频器110接收一频率为该输入频率 G的输入信号S-IN，其并将该输入频率f,J余以其除数ND，而经由I时钟信 号输出端OUT—CLK输出一频率为f。UT = fw/N。的输出信号S-OUT。在执行除法 运算的同时，可编程整数分频器HQ同时接收来自该分数切换器120的至少 一除数切换信号，譬如是本图的除数切换信号S_DS,并根据该除数切换信号 S—DS以决定是否转换其除数ND。在一实施例中，该除数切换信号S-DS分别 为第一电平及第二电平时，该第一可编程整数分频器110将其除数N。分别设 定为该整数Ns,及Ns2。须注意，在一实施例中，可编程整数分频器110的本文档来自技高网...

【技术保护点】
一种可编程整数／分数分频器，用以将一输入信号的频率除以一第一除数而产生一输出信号，其中，该第一除数是一整数或分数，包括：一可编程整数分频器，其将该输入信号的频率除以一第二除数而产生该输出信号，其中，该第二除数根据一除数切换信号而设定为至少第一及第二整数；以及　一分数切换器，计算该输出信号的脉冲数，并且当该输出信号的脉冲数等于一既定脉冲数时，产生该除数切换信号以从该第一整数切换为该第二整数，其中，该既定脉冲数根据该第一除数的一分数部分而决定，以及该分数切换器接受至少一分数除数控制信号的控制以改变该既定脉冲数，进而改变该第一除数的分数部分。

【技术特征摘要】

【专利技术属性】
技术研发人员：邱焕科，余永凌，杨子毅，
申请(专利权)人：财团法人工业技术研究院，
类型：发明
国别省市：71[中国|台湾]