用于校验锁相环中的输出频率的系统和方法技术方案

技术编号:8166066 阅读:251 留言:0更新日期:2013-01-08 12:41
一种用于锁相环PLL的数字校验系统DCS,其中,PLL包括:用于响应参考信号和反馈信号并发送调节电压的PLL控制器、和用于响应调节电压并将反馈信号作为输出信号发送的压控振荡器VCO;所述调节电压用于确定是否需要增加或降低输出信号的频率,DCS包括:调压控制器TVC,用于设置调节电压;相位差计量器PDQ,用于在将参考信号的相位与反馈信号的相位进行比较后,输出相位差;以及数字控制器DC,用于接收PDQ输出的相位差,并输出粗调信号以调节反馈信号,使得PDQ的平均相位差为0。本发明专利技术实施例提供的校验方法、系统,在使用中具有较高的精度并能够快速校验。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及频率生成领域,特别涉及用于测量和校验锁相环(PLL)的方法和设备。
技术介绍
许多电子设备使用锁相环(PLL)来生成或恢复时钟信号,生成用于无线传输的载波信号等。如图I所示,本专利技术
技术介绍
提供ー种PLL 10,该传统的PLL块结构。VCO(电压控制的振荡器)103生成了频率も的输出信号。根据公式1,频率も取决于调节电压VT、数字粗调值CT(粗调)和VCO 103的固有频率,其中,fN为固有频率,Kct为粗调増益,Kv为调压增益。f0 = fN+KCT · CT+KV · Vt · · · ·公式 I频率も使用分频器101按分频比例N进行分频。分频器输出的频率可以表示为fdiv。分频器101输出信号为方波信号,由PLL控制器102将其与參考时钟进行比较。参考时钟频率可以表示为fMf。PLL控制器102确定ち是否需要增加或減少,并相应地调节VT。在稳定状态中,输出频率も由公式2给出。f0 = N · fref (steady state)...公式 2Vt具有有限的范围,因此仅可用于根据某个范围调节输出频率。如果fN、Kct或Kv为未知或会有变化,调节电压可能会超出其本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】

【专利技术属性】
技术研发人员:安德鲁·甲库伯克里斯蒂·古安德鲁·埃莫瑞科欧拉·皮特森李冰新
申请(专利权)人:华为技术有限公司
类型:
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1