低通滤波电路、反馈系统及半导体集成电路技术方案

本发明专利技术提供一种：具有和现有一样的滤波特性、却能以更小的电路面积实现、适合作ＰＬＬ、ＤＬＬ的环路滤波器的低通滤波电路。作为低通滤波电路，包括：以该低通滤波电路的输入信号为输入，以第一电压为输出的第一滤波器（３１）；为第一滤波器（３１）所拥有的电路要素，根据所述第一电压让第一电流流动的电路要素（３１１）；产生与所述第一电流成一定比值的第二电流的电流产生器（３２）；以所述第二电流为输入，以第二电压为输出的第二滤波器（３３）；将所述第一电压和所述第二电压相加，输出该低通滤波电路的输出信号的加法器（３４）。这里，通过让第二电流比第一电流小，便能将第二滤波器（３３）中的电容元件缩小到１／１００左右，从而能大幅度地减小电路面积。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种低通滤波电路，特别是属于非常适合作相位同步电路等中的环路滤波器用的低通滤波电路、具有这样的低通滤波电路的相位同步电路的技术。
技术介绍
相位同步电路(以下，称为“PLL”)现今已成为半导体集成电路系统中不可缺少的构成要素，几乎所有的LSI中都安装有相位同步电路。而且，其应用范围也是以通信机器为首跨越微处理器、IC卡等各种领域。图32表示一般的充电泵型PLL的结构。参照该图说明PLL的概要。相位比较器10，比较提供给PLL的输入时钟CKin和反馈时钟CKdiv之间的相位差并输出与该相位差相对应的升信号UP及降信号DN；充电泵电路20，根据升信号UP及降信号DN输出充电电流Ip；环路滤波器30，将充电电流Ip平滑化且以它作为电压Vout输出；电压控制振荡器40，根据电压Vout改变PLL的输出时钟CKout的频率；N分频器50，将输出时钟CKout分为N个频率且以它作为反馈时钟CKdiv反馈到相位比较器10中。重复进行上述操作，输出时钟CKout渐渐收敛到所规定的频率且被锁定。环路滤波器30为上述PLL的构成要素中特别重要的要素，可以说，PLL的响应特性由环路滤波器30的滤波特性来决定。图33表示一般的环路滤波器。其中的(a)所示的为被动滤波器，缺点是特性会由于在后级连接电路而变化等。为克服这一缺点而使其为主动滤波器，显示于图(b)中。需提一下，两者的传输特性能够进行等价变换。就这样，一般情况下，是由通过组合电阻元件R和电容元件C而构成的低通滤波电路来实现环路滤波器30。根据PLL的控制理论，理想情况是，最大也是将PLL的响应带宽设定在时钟的十分之一左右的频率上。根据该理论，以较低频率的输入时钟作为输入的PLL便必须使环路滤波器的截止频率较低、使响应带宽较窄。因此，现有的PLL中的环路滤波器具有较大的时间常数，也就是较大的CR积。为实现较大的CR积，一般是使电容元件较大。另一方面，PLL的响应速度由阻尼系数左右。阻尼系数随着PLL的输入时钟的频率而变化，但为稳定PLL的响应性也最好是使其一定不变。因此，到现在为止，在以带宽较宽的频率输入时钟为输入的PLL中，使用能够改变滤波特性的环路滤波器来调整阻尼系数。图34示出了现有的能够改变滤波特性的环路滤波器。图34(a)所示的环路滤波器中含有电阻梯子电路(resistor ladder circuit)100。如图34(b)所示，电阻梯子电路100由多个电阻元件和开关构成，适当地控制开关便有各种各样的电阻值。一般情况下，PLL中使用了含有这样的电阻梯子电路100的环路滤波器。图35示出了现有的能够改变滤波特性的另一个环路滤波器。该图中所示的环路滤波器30，包括积分电路30-1、反相放大电路30-2以及加法器30-3。积分电路30-1对从第一充电泵电路20a输出的充电电流Ip1进行积分，并输出平滑后的电压；反相放大电路30-2，对从第二充电泵电路20b输出的充电电流Ip2加以反相放大；加法器30-3将积分电路30-1的输出和反相放大电路30-2的输出相加，得到环路滤波器30的输出电压。在这样的环路滤波器30中，通过适当地改变充电电流Ip1和充电电流Ip2的比率，便能对PLL的阻尼系数进行调整(例如参考日本国特许第2778421号公报)。如上所述，在以较低的频率的输入时钟为输入的PLL中，为增大环路滤波器的CR积而使用大型的电容元件。而且，在宽带宽的频率的输入时钟为输入的PLL中，为调整阻尼系数，有必要使用图34所示的电阻梯子电路、图35所示的多个充电泵电路及运算放大器。这些都是使电路规模增大的主要原因。对于PLL的应用产品中很难将大型的电容元件布置在外部那样的产品而言，如何减少PLL的电路面积变得非常重要。特别是，在IC卡中，从可靠性的观点而言，一定要避免安装厚度在卡以上的部件。因此，实质上是不可能将大容量的电容元件安装到外部的。减少PLL的电路面积就成为非解决不可的课题了。而且，对将PLL安装在焊垫区域以外那样的LSI而言也是一样的。另外，理想情况是，在芯片上芯片(chip on chip)结构的LSI中，装在上层的芯片中的PLL规模更小。而且，因为微处理器中使用了很多PLL，所以PLL电路面积对整个微处理器的电路面积的影响很大。
技术实现思路
本专利技术正是为解决上述问题而开发出来的。其目的在于提供一种滤波特性和现有的一样、能以更小的电路面积实现的低通滤波电路、以及具有这样的低通滤波电路作环路滤波器的PLL等。特别是，其目的在于实现低通滤波电路却不用大型的电容元件。本专利技术的另一个目的在于让这样的低通滤波电路的滤波特性可变而能调整PLL的阻尼系数。图1示出了作为本专利技术所采用的技术方案的低通滤波电路的结构。本专利技术的低通滤波电路30包括以该低通滤波电路的输入信号为输入，以第一电压为输出的第一滤波器31；为第一滤波器31所拥有的电路元素，根据所述第一电压让第一电流流动的电路要素311；产生与所述第一电流成一定比值的第二电流的电流产生器32；以所述第二电流为输入，以第二电压为输出的第二滤波器33；将所述第一电压和所述第二电压相加，得到该低通滤波电路30的输出信号的加法器34。根据本专利技术，低通滤波电路的输入信号由第一滤波器31作了第一次滤波处理，而输出第一电压。此时，由电流产生器32产生第二电流，第二电流为相对根据第一电压流入第一滤波器的电路要素的第一电流成一定比值。因为电流产生器32不是放大第一电流本身的器件，所以第一滤波器3 1的输出不会由于第二电流的产生而受到影响。而且，第一滤波器31后级的第二滤波器33中不是流入第一电流，而是流入由电流产生器32产生的第二电流。第二电流由第二滤波器33进行第二次滤波处理而输出第二电压。最后，由加法器34将第一电压和第二电压相加，而得到该低通滤波电路的输出信号。在结构如上所述的低通滤波电路中，通过改变第二电流相对第一电流的一定比值，由此而改变第二滤波器的传输特性，便从第二滤波器输出原来的第二电压，低通滤波电路看上去便显示原来的传输特性。换句话说，即使传输特性由于通过改变第二滤波器的结构以使电路规模小一些而发生改变，也可根据该变化来改变上述一定比值，结果是低通滤波电路的滤波特性不会有变化。因此，根据本专利技术，能够实现滤波特性和现有技术一样，电路面积却能比现有技术下的小的低通滤波电路。在本专利技术的低通滤波电路中，最好是所述一定比值为小于1的正数。这样一来，因为生成比第一电流小的第二电流，所以用小电容值的电容元件作为构成第二滤波器的电容元件就足够了。因此，可使第二滤波器的结构小一些，结果是能够减小低通滤波电路的电路面积。具体而言，本专利技术的低通滤波电路中的所述电流产生器，可用以所述第一电流为输入，所述第二电流为输出的电流镜电路来实现。在该电流镜电路的输入一侧设置了显示第一传导系数的第一半导体元件。该第一半导体元件也是第一滤波器所拥有的电路要素。在电流镜电路的输出一侧设置显示与所述第一传导系数成所述一定比值的第二传导系数的第二半导体元件。该电路要素，可为取代所述第一半导体元件，显示相当于所述第一传导系数的电阻值的电阻元件。此时，所述电流镜电路，取代所述第一电流，以相当于所述第一电流的第三电流为输入。具体而言，本专利技术的低通滤本文档来自技高网...

【技术保护点】
一种低通滤波电路，其特征在于：包括：以该低通滤波电路的输入信号为输入，以第一电压为输出的第一滤波器；为所述第一滤波器所拥有的电路要素，根据所述第一电压让第一电流流动的电路要素；生成与所述第一电流成一定比值的第 二电流的电流产生器；以所述第二电流为输入，以第二电压为输出的第二滤波器；以及将所述第一电压和所述第二电压相加，输出该低通滤波电路的输出信号的加法器。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：道正志郎，柳泽直志，外山正臣，梅原启二朗，福井正博，吉河武文，岩田彻，崎山史朗，铃木良一，
申请(专利权)人：松下电器产业株式会社，
类型：发明
国别省市：JP[日本]