一种基于FPGA测频电路的压控低通滤波器，包括依次相连接的放大电路、限幅电路、整形电路、FPGA测频电路、D/A转换电路和低通滤波电路；FPGA测频电路采用芯片EP2C20F484C8N，芯片EP2C20F484C8N的P3.5端口连接整形电路，芯片EP2C20F484C8N与D/A转换电路相连接。该低通滤波器实现了滤波器的截止频率自动跟踪输入信号频率的变化，解决了在很多电子系统中所处理信号的频率在较大范围内变化而处理不便的问题，充分利用FPGA测频和D/A转换器的优点，结构简单、调节方便、实时性好、性能稳定、截止频率范围可达8MHz，可广泛应用于信号处理的各个方面，具有广阔的应用前景。
【技术实现步骤摘要】
本技术属于滤波器
，设及一种压控低通滤波器，特别设及一种基于 FPGA测频电路的压控低通滤波器。
技术介绍
目前，滤波电路是电子系统中许多设计问题的核心在信号处理、数据传送和抑制 干扰等领域有着广泛的应用。信号处理时，待测信号中难免会渗杂有大量的噪声，固定滤波 频率的滤波器只能对频率不变的信号进行滤波处理，而自跟踪滤波器能在保持被测信号频 率与滤波频率一致的情况下，使有用频率信号通过，同时使其他干扰信号受到衰减，具有良 好的滤波性能，且能处理频率在较大范围内变化的信号。 现阶段实现自跟踪滤波器的方法是：一是状态变量法，运种方法设计和调试麻烦， 不易控制，且元件离散，非线性影响大；二是电压控制法，运种方法在输入信号频率处于滤 波器的带宽范围之内时，滤波后的信号和输入信号之间不存在相位差，但是失调电压及漂 移会直接影响低频率的稳定性；=是集成滤波忍片法，运种方法不需预先知道信号频率，滤 波功能全且滤波频率可控，但是在使用过程中存在电路噪声和信号混叠等问题，而且对时 钟频率或管脚编程难W实现滤波器的滤波频率连续变化。
技术实现思路
本技术的目的在于提供一种新的基于FPGA测频的压控自跟踪低通滤波器的 设计方法及电路，W解决滤波频率范围变化大、截止频率能够自动跟踪输入信号频率的问 题。 为实现上述目的，本技术所采用的技术方案是：一种基于FPGA测频电路的压 控低通滤波器，包括依次相连接的放大电路、限幅电路、整形电路、FPGA测频电路、D/A转换 电路和低通滤波电路。 本技术自跟踪压控低通滤波器实现了滤波器的截止频率自动跟踪输入信号 频率的变化，并解决了在很多电子系统中所处理信号的频率在较大范围内变化而处理不便 的问题。同时，充分利用FPGA测频和D/A转换器的优点。设计的电路结构简单，调节方便、 实时性好、性能稳定、实现的截止频率范围可达8MHz，可广泛应用于信号处理的各个方面， 具有广阔的应用前景。【附图说明】 图1是本技术压控低通滤波器的结构框图。[000引图2是本技术压控低通滤波器中放大电路的示意图。 图3是本技术压控低通滤波器中限幅电路的示意图。 图4是本技术压控低通滤波器中整形电路的示意图。 图5是本技术压控低通滤波器中D/A转换电路的示意图。 图6是本技术压控低通滤波器中低通滤波电路的示意图。 图7是本技术压控低通滤波器中FPGA测频模块原理图。 图1中：1.放大电路，2.限幅电路，3.整形电路，4.FPGA测频电路，5.D/A转换电 路，6.低通滤波电路。【具体实施方式】 下面结合附图和【具体实施方式】对本技术进行详细说明。 如图1所示，本技术压控低通滤波器，包括依次相连接的放大电路1、限幅电 路2、整形电路3、FPGA测频电路4、D/A转换电路5和低通滤波电路6。 放大电路1的作用是将输入的微弱信号转换为TTL电平。限幅电路2主要起过压 保护的作用。整形电路3的作用是将正弦信号整形为脉冲信号。FPGA测频电路4的作用就 是对输入的脉冲信号的频率进行计数测量。D/A转换电路5的作用是将FPGA测得的频率值 转换为电压值，输出的电压能与输入的脉冲频率成线性关系，并可通过测量其输出端的电 压值来间接测量输入的脉冲频率。低通滤波电路6的作用是实现对输入信号的滤波。 如图2所示，本技术压控低通滤波器中的放大电路1，包括第一忍片U1，第一 忍片Ul采用电流反馈型运算放大器AD811。第一忍片Ul的第2脚(反相输入端)分别与第 一电阻Rl的一端和第二电阻R2的一端相连接，第二电阻R2的另一端接第一忍片Ul的第 6脚(输出端)，第一电阻Rl的另一端接输入信号Vi。;第一忍片Ul的第7脚分别接第一电容 Cl的一端和正电源+Vs;第一忍片Ul的第4脚分别与第二电容C2的一端和负电源-VS相连 接，第一忍片Ul的第3脚、第一电容Cl的另一端和第二电容C2的另一端均接地。电源Vs 给第一忍片Ul工作提供5V供电电压。第一忍片Ul的第1脚、第5脚和第8脚悬空，第一 忍片Ul的6脚为放大后信号的输出端K，该输出端巧妾限幅电路2。 如图3,本技术滤波器中的限幅电路2,包括第S电阻R3,第S电阻R3的一端 接放大电路1的输出端K，即第=电阻R3的一端接第一忍片Ul的第6脚；第=电阻R3的 另一端分别与第一二极管Dl的正向端、第二二极管D2的反向端W及第四电阻R4的一端相 连接；第一二极管Dl的反向端接第一电源El的正极、第二二极管D2的正向端接第二电源 E2的负极，第一电源El的负极、第二电源E2的正极和第四电阻R4的另一端均接地；第一 电源El和第二电源E2均为5V电源；第四电阻R4两端为限幅后信号的端输出K，即第四电 阻R4两端为限幅电路2的输出端K，该输出端K与整形电路3相连接。 如图4,本技术滤波器中的整形电路3,包括第二忍片U2,第二忍片U2采用高 速电压比较器MAX903 ;第二忍片U2的第1脚分别与巧V电源和第S电容C3的一端相连接， 第=电容C3的另一端接地；第二忍片U2的第2脚接限幅电路2,即第二忍片U2的第2脚 接第四电阻R4的端输出^;第二忍片U2的第3脚分别与第五电阻R5的一端、第屯电容C7 的一端和第六电阻R6的一端相连接，第二忍片U2的第4脚分别接-5V电源和第四电容C4 的一端，第四电容C4的另一端、第六电阻R6的另一端、第屯电容C7另一端和第六电容C6 一端均接地，第六电容C6的另一端和第五电阻R5的另一端均接参考电压端Ve;第二忍片 肥的第5脚接巧V电源；第二忍片U2的第6脚接地；第二忍片U2的第7脚为整形后脉冲 信号输出端府，该脉冲信号输出端府与FPGA测频电路4相连接；第二忍片U2的第8脚分 别与巧V电源和第五电容巧的一端相连接，第五电容巧的另一端接地。 图5是本技术滤波器中的D/A转换电路5,包括第S忍片U3,第S忍片U3采 用化巧618忍片，第S忍片U3的第1脚、第2脚和第3脚分别接FPGA测频电路4,第S忍片 U3的第4脚悬空；第=忍片U3的第5脚接第八电容C8的一端，第八电容C8的另一端接第 S忍片U3的第8脚，第S忍片U3的第6脚分别与第屯电阻R7的一端和第八电阻R8的一 端相连接，第屯电阻R7的另一端接巧V电源，第八电阻R8的另一端接地；第=忍片U3的第 7脚为D/A转换后信号的输出端K，第S忍片U3的第7脚与低通滤波电路6相连接。 如图6,本技术滤波器中的低通滤波电路6,包括第一网络电阻BI,第一网络 电阻Bl的一端接输入信号Vm,第一网络电阻Bl的另一端分别与第八忍片U8的第2脚(反 相输入端)、第二网络电阻B2的一端、第十电容ClO的一端W及第=网络电阻B3的一端相 连接，第八忍片U8的第3脚(正相输入端）接地，第八忍片U8的第4脚接巧V电源，第八忍 片U8的第7脚接-5V电源，第十电容ClO的另一端、第二网络电阻B2的另一端和第八忍片 U8的第6脚(输出端)均与第五忍片U5的第7脚相连；第五忍片U5的第1脚和第8脚均接 地，第五忍片呪的第3脚接-5V电源，第五忍片呪的第2脚分别与第四忍片U4的第5脚 和第九电阻R9的一端相连，第九电阻R9的另一端和第四忍片U4的本文档来自技高网...
【技术保护点】
一种基于FPGA测频电路的压控低通滤波器，其特征在于，包括依次相连接的放大电路（1）、限幅电路（2）、整形电路（3）、FPGA测频电路（4）、D/A转换电路（5）和低通滤波电路（6）。
【技术特征摘要】
【专利技术属性】
技术研发人员：马永杰，郑丽蓉，马胜前，赵长荣，张维昭，范满红，
申请(专利权)人：西北师范大学，
类型：新型
国别省市：甘肃;62
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。