高压侧驱动器的半导体结构及其制造方法技术

本发明专利技术揭示一种高压侧驱动器的半导体结构及其制造方法。高压侧驱动器半导体包括一离子掺杂接面，及形成于离子掺杂接面上的一绝缘层。离子掺杂接面具有多个离子掺杂深阱，且离子掺杂深阱间是部分连接。

【技术实现步骤摘要】

本专利技术有关一种半导体结构，特别是有关一种高压侧驱动器(high sidedriver)的半导体结构及其制造方法。
技术介绍
图1是一种传统的电源供应IC中高压侧驱动器半导体结构剖面图。请参考图1，高压侧驱动器的半导体结构包括形成于一P型基板100上的一高压(HV)接面110，及形成于P型基板100上的一高压导电电容结构120。高压接面包括一N型深阱(NWD)112以及多个P型阱(PW)114。高压导电电容结构120包括一第一金属层122及两个分离的第二金属层124及126。第二金属层124连接至一低电压，例如0V，且第二金属层126连接至一高电压+V，例如500V。重离子掺杂N+阱116形成于这些P型阱114之间，用以通过一连接金属130连接第二金属层126。基本上，过大的导电材料覆盖在高压接面110上会减低高压接面110的崩溃电压。为了防止高压接面110的崩溃电压被高压导电电容结构120中的导体(金属)减低，传统的高压导电电容结构120是设置于P型基板100上远离高压接面位置的一个区域中，如图1所示。高压导电电容结构120通过连接金属130连接至高压接面110。然而，传统的高压侧驱动器的半导体结构具有下列缺点1.需要使用更多芯片空间来分隔地设置高压接面110及高压导电电容结构120在P型基板100上。2.需要使用额外的连接金属130以连接高压接面110及高压导电电容结构120，因此生产电源供应IC需要更多的成本。3.位于第一金属层122及第二金属层124及126之间的介电层需要至少1.5um的厚度，使导电电容结构120能够承受500V的高电压。然而，太厚的介电层会产生例如电源供应IC产能下降的问题。
技术实现思路
有鉴于此，本专利技术的目的是提供一种整合高压接面与导电电容结构的高压侧驱动器半导体结构导电电容结构及其制造方法。高压接面的崩溃电压可以通过形成多个部分分离的N型深阱于高压接面中来提高。因此，高压导电电容结构可以与高压接面整合而不影响高压接面的崩溃电压，借以减少芯片面积及降低电源供应IC的制作成本。根据本专利技术的目的，提出一种高压侧驱动器的半导体结构，包括一离子掺杂接面及一绝缘层。离子掺杂接面具有多个离子掺杂深阱，且离子掺杂深阱是彼此部分连接。绝缘层形成于离子掺杂接面上。根据本专利技术的目的，提出一种高压侧驱动器半导体结构的制造方法。该方法包括形成一离子掺杂基板；于离子掺杂基板中形成多个离子掺杂深阱，其中离子掺杂深阱具有于与离子掺杂基板互补的离子掺杂型态，且离子掺杂深阱是彼此部分连接；以及于具有离子掺杂深阱的离子掺杂基板上形成一绝缘层。为让本专利技术的上述目的、特征、和优点能更明显易懂，下文特举一较佳实施例并配合附图进行详细说明如下附图说明图1是一种传统的电源供应IC中高压侧驱动器半导体结构剖面图；图2是依照本专利技术一较佳实施例的一种电源供应IC的高压侧驱动器半导体结构剖面图；图3是制造图2的高压侧驱动器半导体结构的制造方法流程图；图4是使用具有分离图案的光掩模以形成图2的部分连接离子掺杂深阱的离子掺杂工艺过程示意图；以及图5是依照本专利技术一较佳实施例的一种高压侧驱动器的模拟电场曲线图。具体实施例方式请参照图2，其是依照本专利技术一较佳实施例的一种电源供应IC的高压侧驱动器半导体结构剖面图。高压侧驱动器半导体结构包括一离子掺杂接面(高压接面)200、一绝缘层210、一第一介电层220以及一导电电容结构230。绝缘层210例如一氧化层，是形成于离子掺杂接面200上。第一介电层220形成于绝缘层210上，导电电容结构230是形成于第一介电层220上。离子掺杂接面200包括一离子掺杂基板202以及多个形成于离子掺杂基板202上的离子掺杂深阱204。离子掺杂深阱204之间是彼此分离但部分连接，且连接部份位于邻近绝缘层210的区域。例如，离子掺杂接面200为p-n接面，离子掺杂基板202为P型基板，且多个离子掺杂深阱204是形成于P型基板的N型深阱(NWD)。从图2可看出离子掺杂深阱204彼此之间不完全相连接，且离子掺杂基板202上位于离子掺杂深阱204之间的区域形成近似三角形区域TA。通过形成部分连接的离子掺杂深阱204，离子掺杂接面200的崩溃电压可通过改变离子掺杂深阱204间的距离d2来加以调整。离子掺杂深阱204的掺杂浓度范围较佳地位于1.7E17cm-3～8.3E18cm-3之间，且离子掺杂深阱204的深度D较佳地位于2um到10um之间。此外，离子掺杂接面200在每一离子掺杂深阱204中至少包括一离子掺杂区206，例如是P型阱或P主体(P-body)。这些离子掺杂区206是用以提高离子掺杂接面200的崩溃电压，且离子掺杂接面200的崩溃电压可由离子掺杂区206位于离子掺杂深阱204中的形状及相对位置来决定。离子掺杂区206的离子掺杂浓度范围较佳地位于3.3E17cm-3～1E19cm-3之间。离子掺杂接面200还包括重离子掺杂区域208以及209。重离子掺杂区域208，例如为N+区域，是通过接触点240连接至导电电容结构230的最高电位端H；而重离子掺杂区域209，例如为P+区域，是通过接触点250连接至导电电容结构230的最低电位端L。离子掺杂深阱204的深度D可根据施加于导电电容结构230的高电压(500V～700V)以正比例方式进行调整，以便离子掺杂接面200维持足够的崩溃电压。此外，导电电容结构230包括第一金属层232、第二介电层234以及第二金属层236及238。第一金属层232形成于第一介电层220上，第二介电层232形成于第一金属层220上，且第二金属层236及238是分开地形成于第二介电层234上。第二金属层236与第一金属层232形成一第一电容，且第二金属层238及第一金属层232形成一第二电容，并与第一电容串联。第二金属层236连接至高电压+V，而第二金属层238连接至一低电压，例如0V。离子掺杂接面200的崩溃电压也由第二金属层232相对于离子掺杂接面200的位置，或是第一介电层220的厚度来决定。图3是制造图2的高压侧驱动器半导体结构的制造方法流程图。请同时参考图2及图3。首先，于步骤300中，形成一离子掺杂基板202，例如是P型基板。接着，于步骤310中，通过具有多个分离图案402的光掩模400，于离子掺杂基板202中形成离子掺杂深阱204，例如N型深阱，如图4所示。此工艺步骤是于温度范围在1000℃～1200℃之间进行6～12小时的热驱动工序(thermal drive-in process)中进行。由于光掩模400的分离图案402是以一固定距离d1分开，使得形成于离子掺杂工序中的离子掺杂深阱204是彼此分离但部分连接，且连接部份是位于邻近离子掺杂基板202的表面附近区域。分离图案402的距离d1是与离子掺杂深阱204之间的距离d2成正比。离子掺杂深阱204的离子掺杂浓度范围较佳地是于1.7E17cm-3～8.3E18cm-3之间，并且离子掺杂深阱204的深度D较佳地位于2um到10um之间。本实施例的主要特征在于形成部分分离的离子掺杂深阱204有助于增加离子掺杂基板202及离子掺杂深阱204之间的崩溃电压。因此在接下来的步骤中形成于离子掺杂基板202上的导电电容结构本文档来自技高网...

【技术保护点】
一种高压侧驱动器的半导体结构，包括：一离子掺杂接面，具有多个离子掺杂深阱，这些离子掺杂深阱是部分连接；以及一绝缘层，形成于该离子掺杂接面上。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：蒋秋志，黄志丰，
申请(专利权)人：崇贸科技股份有限公司，
类型：发明
国别省市：71[中国|台湾]