高压半导体装置及其制备方法制造方法及图纸

高压半导体装置包括在基板表面部形成的具有第一导电型的阱区、在阱区中设置的栅极、在阱区临近栅极的表面部形成的源区、在临近栅极的阱区表面部形成的漏区和在漏区下面设置的具有第二导电型的漂移区。

【技术实现步骤摘要】

本申请大体是关于具有控制或防止次表层电流的方法或具有非均匀沟道掺杂的半导体装置。在实施例中，本申请专利技术可通过在漏区的基部上定位一个或多个漂移区且在源区的装置侧面定位一个或多个具有不同掺杂度的掺杂区来实现。技术背景本申请涉及高压半导体装置及其制备方法，更确切地，涉及横向双扩散金属氧化物半导体(LDMOS)装置及其制备方法。在相对大的功率增益和/或相对简单的栅驱动电路下，MOS场效晶体管(MOSFET)可具有比二极晶体管相对高的输入阻抗。而且，MOSFET可以是具有基本上无时间延迟的单极装置，而时间延迟可在被关闭时由少数载流子存储和/或重组所导致。MOSFET可被用于开关电源装置、灯镇流器、电机驱动电路等。例如，使用平面扩散技术制备的DMOSFET(双扩散MOSFET)被广泛使用。由于其相对简单的结构，横向双扩散金属氧化物半导体(LDMOS)装置可被适用于超大规模集成电路(VLSI)工艺。例如，LDMOS装置可包括n型RESURF(reduced surface field)区、p型第一掺杂区和n型第二掺杂区，它们在栅极下形成，以便于提高击穿电压并减少导通电阻(Rsp)。
技术实现思路
本申请提供了一种高压半导体装置及其制备方法，该高压半导体装置具有较小的导通电阻和较高的击穿电压。根据本申请专利技术的一个方面，高压半导体装置可包括在基板表面部形成的具有第一导电型的阱区、在阱区上设置的栅极、在阱区临近栅极的表面部形成的源区、在阱区临近栅极的表面部形成的漏区以及在漏区下面设置的具有第二导电型的漂移区。根据某些示范实施例，基板可具有第二导电型。根据某些示范实施例，漂移区可设置在阱区。根据某些示范实施例，漏区可包括在漂移区上设置的具有第一导电型的第二漏区、在第二漏区上设置的具有第一导电型的第二阱区以及在第二阱区上设
置的具有第一导电型的第一掺杂区。根据某些示范实施例，第二阱区可围绕第一掺杂区，且第二漂移区可围绕第二阱区。根据某些示范实施例，第二漂移区的掺杂浓度可高于阱区，第二阱区的掺杂浓度可高于第二漂移区，且第一掺杂区的掺杂浓度可高于第二阱区。根据某些示范实施例，源区可包括在阱区表面部形成的具有第一导电型的第二掺杂区以及围绕第二掺杂区具有第二导电型的第三阱区。根据某些示范实施例，源区还可包括在第二掺杂区一侧设置的第三掺杂区。第三掺杂区可具有第一导电型且其掺杂浓度低于第二掺杂区。根据某些示范实施例，源区还可包括在第二掺杂区另一侧设置的第四掺杂区。第四掺杂区可具有第二导电型且其掺杂浓度高于第三阱区。根据某些示范实施例，高压半导体装置还可包括在栅极和漏区之间设置的栅场板。根据本申请专利技术的另一个方面，制备高压半导体装置的方法可包括在基板表面部形成具有第一导电型的阱区、在阱区形成具有第二导电型的漂移区、在漂移区形成漏区、在与漏区隔开处形成源区以及在阱区上形成栅极。在某些示范实施例中，漏区的形成可包括在漂移区上形成具有第一导电型的第二漂移区、在第二漂移区形成具有第一导电型的第二阱区以及在第二阱区形成具有第一导电型的第一掺杂区。根据某些示范实施例，第二漂移区的掺杂浓度可高于阱区，第二阱区的掺杂浓度可高于第二漂移区，且第一掺杂区的掺杂浓度可高于第二阱区。根据某些示范实施例，该方法还可包括在阱区和第二漂移区上形成栅场板。根据某些示范实施例，栅场板可通过局部硅氧化过程形成。根据某些示范实施例，源区的形成可包括在阱区的表面部形成具有第二导电型的第三阱区，且在第三阱区的表面部形成具有第一导电型的第二掺杂区。根据某些示范实施例，源区的形成还可包括在第二掺杂区的一侧形成第三掺杂区，且在第二掺杂区的另一侧形成第四掺杂区。第三掺杂区可具有第一导电型且其掺杂浓度低于第二掺杂区，而第四掺杂区可具有第二导电型且其掺杂浓度高于第三掺杂区。根据某些示范实施例，第二、第三和第四掺杂区可在第三阱区中形成。附图说明示范实施例可参照附图及以下说明进行详细理解。附图如下：图1是显示根据本申请专利技术的示范实施例的高压半导体装置的剖视图；且图2-7是显示图1中所示高压半导体装置的方法的剖视图。具体实施例以下将参照附图对特定实施例进行详细说明。然而，本申请专利技术可体现为不同形式，且不应解释为限于本文所述的实施例。作为本申请中使用的明确定义，当层、膜、区或板被指在另一个“上面”，其可直接在另一个上面，也可存在一个或多个中间层、膜、区或板。不同与此，当层、膜、区或板被指“直接位于”另一个“上面”，将理解为其直接上另一个之上，而不存在一个或多个中间层、膜、区或板。同样，尽管“第一”、“第二”和“第三”等术语被用于描述不同的元件，本申请专利技术中的不同实施例的组分、区和层不限于上述术语。而且，仅为了便于说明，元素可被指在另一个“上面”或“下面”。应理解该说明是指所述附图中所示的方向，且在多种使用和替代实施例中，该元素可在替代设置和构造中被旋转或变换位置。在以下说明中，技术术语仅用于解释特定实施例，而不限制本申请专利技术的范围。除非本申请另有界定，本申请中使用的所有术语，包括技术和科学术语，可具有与本领域技术人员通常所理解的相同含义。所述实施例参照本申请专利技术的某些实施例的示意图予以说明。相应地，示意图形状的改变，如制备技术和/或许用错误的改变，完全在预料之中。相应地，本申请专利技术的实施例的说明不限于参照示意图说明的区的特定形状，且包括形状偏差，同样参照附图说明的区完全是示意性的，其形状不代表准确的形状，也不限制本申请专利技术的范围。图1是显示根据本申请专利技术的高压半导体装置的剖视图。如图1所示，高压半导体装置100包括基板102、表面103(见图2)、隔离区104、第一阱区110、第一漂移区115、漏区120、第二漂移区122、第二阱区124、第一掺杂区126、源区130、第三阱区132、第二掺杂区134、第三掺杂区136、第四掺杂区138、栅场板140、栅极150、栅隔离层图案152以及隔离件154。例如，第一阱区110可在基板102的表面部103上形成，且栅极150和栅隔离层图案152可在第一阱区110上形成。另外，漏区120可在第一阱区110的临近栅极150一侧的表面部111(见图3)上形成，且源区130可在第一阱区110的临近栅极150另一侧的表面部112(见图4)上形成。第一阱区110可具有第一导电型，且基板102可具有第二导电型。例如，P型基板可用作基板102，而n型第一阱区110可在基板102的表面部103上形成。替代地，p型外延层可在基板102上形成，且第一阱区110可在p型外延层的表面部形成。根据本申请专利技术的一示范实施例，具有第二导电型的第一漂移区115可在漏区120下面形成。例如，第一漂移区115可在第一阱区110中形成，且漏区120可在第一漂移区115上形成，如图1所示。第一漂移区115可用于扩展耗尽区，且因此高压半导体装置100的击穿电压可被充分提高。漏区120可包括在第一漂移区115上形成的第二漂移区122、在第二漂移区122上形成的第二阱区124以及在第二阱区124上形成的第一掺杂区126。第二漂移区122、第二阱区124和第一掺杂区126可具有第一导电型。例如，n型第二漂移区122可在p型第一漂移区115上形成，且n型第二阱区124可在n型第本文档来自技高网...

【技术保护点】
一种高压半导体装置，包括：阱区，其具有第一导电型，在基板的表面部形成；栅极，其设置在所述阱区上；源区，其在所述阱区临近所述栅极的第一表面部形成；漏区，其在所述阱区临近所述栅极的第二表面部形成；漂移区，其具有第二导电型，设置在所述漏区和所述阱区之间；

【技术特征摘要】
2014.09.24 KR 10-2014-01276521.一种高压半导体装置，包括：阱区，其具有第一导电型，在基板的表面部形成；栅极，其设置在所述阱区上；源区，其在所述阱区临近所述栅极的第一表面部形成；漏区，其在所述阱区临近所述栅极的第二表面部形成；漂移区，其具有第二导电型，设置在所述漏区和所述阱区之间；2.如权利要求1中所述的高压半导体装置，其中所述基板具有第二导电型。3.如权利要求1中所述的高压半导体装置，其中所述漂移区设置在所述阱区中。4.如权利要求1中所述的高压半导体装置，其中所述漏区包括：第二漂移区，其具有第一导电型，设置在所述漂移区上；第二阱区，其具有第一导电型，设置在所述第二漂移区上；以及第一掺杂区，其具有第一导电型，设置在所述第二阱区上。5.如权利要求4中所述的高压半导体装置，其中所述第二阱区至少部分围绕所述第一掺杂区，且所述第二漂移区至少部分围绕所述第二阱区。6.如权利要求4中所述的高压半导体装置，其中所述第二漂移区具有第一掺杂浓度，第一掺杂浓度高于所述阱区的掺杂浓度，所述第二阱区具有第二掺杂浓度，第二掺杂浓度高于所述第二漂移区的掺杂浓度，且所述第一掺杂区具有第三掺杂浓度，第三掺杂浓度高于所述第二阱区的掺杂浓度。7.如权利要求1中所述的高压半导体装置，其中所述源区包括：第二掺杂区，其具有第一导电型，在所述阱区的表面部形成；第三阱区，其具有第二导电型，至少部分围绕所述第二掺杂区。8.如权利要求7中所述的高压半导体装置，其中所述源区还包括第三掺杂区，其设置在所述第二掺杂区的一侧，所述第三掺杂区具有第一导电型，且其掺杂浓度低于所述第二掺杂区的掺杂浓度。9.如权利要求7中所述的高压半导体装置，其中所述源区还包括第四掺杂区，其设...

【专利技术属性】
技术研发人员：高哲柱，
申请(专利权)人：东部HITEK株式会社，
类型：发明
国别省市：韩国;KR