半导体集成电路与D/A转换器及A/D转换器制造技术

一种半导体集成电路与Ｄ／Ａ转换器及Ａ／Ｄ转换器，为提高集成电路的电容精确度。在半导体集成电路上配置复数个电容单元，这些电容单元联有上方电极及下方电极，在这些电极上联接了各自的配线时，在不导致半导体集成电路的面积增大的情况下，可有效地控制电容单元的上方电极、下方电极以及各电容单元配线之间的电容耦合。在电容单元１Ａ的上方电极３Ａ上联接了上方电极配线５Ａ，电容单元１Ｃ、１Ｄ的上方电极３Ｃ、３Ｄ由共同上方电极配线５Ｃ联接。上述电极配线５Ａ，其侧方的电容单元１Ｂ、１Ｄ、１Ａ的下方电极２Ｂ、２Ｄ、２Ａ及联接这些电极的下方配线４之间配置屏蔽线６。另外，在上述共同电极配线５Ｃ的周围也配置屏蔽线６。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种半导体集成电路(LSI)与D/A转换器及A/D转换器，特别是有关提高集成电路晶片上复数电容之间的精确度的对策。而且，组合电容序列内的单位电容单元而得到所要求的电容值时，考虑到电容序列内单位电容单元的分散性，从电容序列中分散开来选择那个单位电容单元。如附图说明图15所示，4个单位电容单元100A～100D以纵向两个，横向两个的2×2配置在电容序列中，在这里，就以要得到电容比为C1∶C2∶C3＝1∶1∶2的电容加以说明。首先我们设定电容C1及C2分别对应于电容单位100A及100B，同时设定电容C3对应于两个电容100C及100D。这时，设定联系在各单位电容单元100A～100D的下方电极200A～200D的配线300为共用，按照沿着电容序列周围的方式配置在电容序列的周围。另外，联接在单位电容单元100A的上方电极400A上的上方电极配线500A，是沿着下方电极配线300而配置，同时，在单位电容单元100C和100D上方的上方电极配线500C是按照靠近穿过单位电容100A～100D附近的方式配置的。按照这样的配置方式，特别是上方电极配线500A和500C极易生成寄本文档来自技高网...

【技术保护点】
一种半导体集成电路与Ｄ／Ａ转换器及Ａ／Ｄ转换器，它包括：相互接近配置的第１和第２配线，其中： 为控制上述第１及第２配线的电容耦合而设置的屏蔽线。

【技术特征摘要】
JP 2001-7-4 2001-2032161.一种半导体集成电路与D/A转换器及A/D转换器，它包括相互接近配置的第1和第2配线，其中为控制上述第1及第2配线的电容耦合而设置的屏蔽线。2.根据权利要求第1项所述的一种半导体集成电路与D/A转换器及A/D转换器，它包括含有第1电极和第2电极的电路单元；上述第1配线是联接于上述电路单元的上述第1电极的第1电极配线；上述第2配线是联接于上述电路单元的上述第2电极的第2电极配线；其中上述屏蔽线是为控制包括上述第1电极配线和第2电极配线之间的电容耦合，第1电极配线和第2电极之间的电容耦合以及上述第2电极配线和上述第1电极之间的电容耦合而设置的。3.根据权利要求第1项所述的一种半导体集成电路与D/A转换器及A/D转换器，它包括包含第1电极和第2电极的，相互近距离配置的复数个电容单元；上述第1配线是用于联接上述各个电路单元和上述第1电极的第1电极配线；上述第2配线是用于联接上述各个电路单元和上述第2电极的第2电极配线；其中上述屏蔽线是为控制包括上述第1电极配线和第2电极配线之间的电容耦合的上述第1电极配线和第2电极之间的电容耦合而设置的。4.根据权利要求第3项所述的半导体集成电路，其中上述屏蔽线为控制第2电极配线和第1电极之间的电容耦合而设置。5.根据权利要求第3项所述的半导体集成电...

【专利技术属性】
技术研发人员：宫田美模，村田健治，野间崎大辅，
申请(专利权)人：松下电器产业株式会社，
类型：发明
国别省市：JP[日本]