本发明专利技术提供一种半导体结构。通过噪声隔离结构将位于衬底上的第一元件区域及第二元件区域隔离。上述噪声隔离结构包括一下沉区域，包围上述第一元件区域；以及一埋置层，其位于上述第一元件区域的下方且连接上述下沉区域；一深防护环，包围上述下沉区域；以及一深沟槽隔离区域，包围上述下沉区域。噪声隔离结构还包括一宽防护环，其位于上述第一元件区域以及上述第二元件区域之间。上述下沉区域以及上述埋置层具有高不纯物浓度。可隔离分别位于上述第一元件区域以及上述第二元件区域中的集成电路的噪声。通过本发明专利技术可大大提升位于集成电路中的数字电路及模拟电路之间的噪声隔离能力。
【技术实现步骤摘要】
本专利技术涉及一种集成电路的隔离结构，特别是涉及一种在高频操作时，集成电路之间的隔离结构。
技术介绍
如今先进的二极管/双载子互补型金属氧化物半导体晶体管的设计以及制造方法已可将数字电路以及模拟电路整合在同一集成电路芯片上。此技术已被广泛的运用于数字电路与模拟射频电路组合的移动通讯系统。数字电路与模拟电路基本在芯片的同一表面上形成不同的元件。这些元件可位于不同层，其以不同金属层间的介电层隔开。通常最上层为介电材料制成且作为整个结构的保护层。 数字电路以及模拟电路的集成度会导致数字电路和模拟电路之间的噪声耦合效应。特别是模拟电路会受到数字电路产生的噪声影响。值得注意的是噪声会影响信号传输以及数据转换的模拟电路的性能表现，例如不同的放大器对不同输入信号产生的噪声极其敏感。 请参考图1，其显示衬底中数字电路以及模拟电路之间的噪声传递路径，其中区域4为数字电路区域而区域6为模拟电路区域。箭头符号8、10和12表示衬底2中的噪声传递路径之一。 除了数字电路与模拟电路之间有噪声干扰外，数字电路元件彼此之间也存在噪声干扰的问题。 重要的是，经过衬底的噪声耦合主要依赖硅衬底的组合。为了中断硅衬底中的噪声传递路径，已产生了不同方法。在衬底中形成绝缘层为最常见的方法之一。如图1所示，一绝缘层14中断了区域4和区域6的噪声传递路径。绝缘层14基本上以介电材料形成。绝缘层14其中之一的例子为电路之间的沟槽隔离。为形成深沟槽隔离，位于电路之间的沟槽，其侧面接近直角且接着以介电质材料填充。 然而，实际上深沟槽隔离并不能满足电路间完全隔离的需求，但对于高速模拟电路而言，深沟槽隔离仍能满足电路间隔离的需求。 另一种常见的方法为在衬底中形成防护环以作为电路间的隔离。如图2所示，在P型轻掺杂的衬底2中形成一P型重掺杂防护环20。P型重掺杂防护环20以节点22接地，对衬底噪声产生一条低电阻的路径。噪声电流最有可能经由这条低电阻的路径传至P型重掺杂防护环20，而不会经过其它高电阻的路径传至其另一电路上。 请参考图3，其显示另外一种常见的方法，噪声信号源24连接到元件区域32，其中元件区域32为N型轻掺杂阱区域28以及深N型阱区域30所包围。节点26用来检测噪声信号，其实际上连接到元件区域34。N型轻掺杂阱区域28以及深N型阱区域30互相连接，当接地时会对衬底形成一低阻抗的路径。噪声信号源24产生噪声电流，接着传至接地点，节点26检测到的噪声信号可明显地降低。有了例如上述的噪声隔离结构，假使一电路在元件区域32中形成，而另一电路在元件区域34中形成，噪声耦合便可明显地降低。研究指出操作频率为1GHz时，描述噪声耦合大小的噪声耦合系数(S21)为-60db。 上述常见的方法对噪声隔离十分有效。然而，在集成电路中，主要以数字电路与模拟电路的阻隔构成的晶粒尺寸，会随着技术的进步而日渐缩小，在和/或大于1GHz的操作频率等需求下，噪声的影响变得更加严重，且需要一种更好的噪声隔离技术，以解决噪声影响的问题。
技术实现思路
有鉴于此，本专利技术的主要目的是提供一种高频的噪声隔离结构及其制造方法，以改善上述常见的技术问题。 为达成专利技术的上述目的，本专利技术提供一种半导体结构，包括一半导体衬底，其具有第一导电类型；一埋置层，其具有第二导电类型，上述埋置层位于上述半导体衬底中，且位于以半导体材料形成的一第一元件区域下方，其中上述埋置层为高浓度掺杂；一下沉区域，其具有第二导电类型，包围上述第一元件区域以及连接上述埋置层，其中上述下沉区域为高浓度掺杂；一深沟槽隔离区域，包围上述下沉区域；一深防护环，其具有第一导电类型，包围上述下沉区域；以及一第二元件区域，其至少通过上述下沉区域、上述深沟槽隔离区域以及上述深防护环与上述第一元件区域隔开。 所述的半导体结构，其中所述下沉区域与所述深防护环为交流接地。 所述的半导体隔离结构，其中还包括一宽防护环，其具有第一导电类型，所述宽防护环位在所述第一元件区域以及所述第二元件区域之间。 所述的半导体结构，其中所述宽防护环的宽度大于20μm。 所述的半导体结构，其中所述深沟槽隔离区域延伸至所述埋置层底部的下方。 所述的半导体结构，其中所述深防护环延伸至所述埋置层底部的下方。 所述的半导体结构，其中所述下沉区域的不纯物浓度大于1019离子/立方厘米。 所述的半导体结构，其中还包括一P型阱区域，位于所述第二元件区域下方。 所述的半导体结构，其中所述深沟槽隔离区域以及所述深防护环本质上位于P型阱区域外。 为达成专利技术的上述目的，本专利技术又提供一种半导体结构，包括一P型半导体衬底；一N型重掺杂埋置层，上述N型重掺杂埋置层位于上述半导体衬底中，且位于以半导体材料形成的一第一元件区域下方，其中上述N型重掺杂埋置层的不纯物浓度大于1019离子/立方厘米；一N型重掺杂下沉区域，包围上述第一元件区域以及连接上述N型重掺杂埋置层，其中上述N型重掺杂下沉区域的不纯物浓度大于1019离子/立方厘米；一深沟槽隔离区域，包围上述第一元件区域，其中上述深沟槽隔离区域延伸至上述N型重掺杂埋置层底部的下方；一P型深防护环，包围上述N型重掺杂下沉区域，其中上述深防护环延伸至上述N型重掺杂埋置层底部的下方；以及一第二元件区域，其与上述第一元件区域之间至少被上述N型重掺杂下沉区域、上述深沟槽隔离区域以及上述深防护环隔开；以及一P型重掺杂防护环，位于上述第二元件区域以及一包围上述深沟槽隔离区域以及上述深防护环的区域之间，其中上述深防护环以及上述P型重掺杂防护环为交流接地。 为达成专利技术的上述目的，本专利技术又提供一种半导体结构，包括一第一元件区域以及一第二元件区域，位于一半导体衬底上，其中上述第一元件区域通过一隔离结构与上述第二元件区域隔开，以及其中上述隔离结构为交流接地且包括一下沉/埋置区域，包围上述第一元件区域的侧边及底部，其中上述下沉/埋置区域具有一大于1019离子/立方厘米的不纯物浓度；一深防护环，包围上述下沉/埋置区域；以及一深沟槽隔离区域，包围上述下沉/埋置区域。其中上述隔离结构还包括一防护环，其介于上述第一元件区域以及上述第二元件区域，其中上述防护环为交流接地且其宽度大于20μm。 通过本专利技术可大大提升位于集成电路中的数字电路及模拟电路之间的噪声隔离能力。附图说明图1为衬底中，数字电路以及模拟电路之间的噪声传递路径；图2为一种常见的噪声隔离方法，在衬底中形成保护环以隔绝数字电路以及模拟电路之间的噪声；图3为一种常见的噪声隔离结构，其包括一N型埋置阱埋置区域，与深阱区域连接；图4至图10为本专利技术较佳实施例的制程中间阶段剖面图；图11为本专利技术较佳实施例的制程中间阶段的俯视图；图12为本专利技术较佳实施例的制程中间阶段剖面图；图13为噪声耦合系数测量值与操作频率的函数关系图；图14为本专利技术另一实施例；图15为噪声测量装置，其中噪声源节点与噪声检测节点之间没有任何噪声隔离结构。 其中，附图标记说明如下2衬底；4数字电路区域；6模拟电路区域；8噪声传递路径；10噪声传递路径；12噪声传递路径；14绝缘层； 20P型重掺杂防护环；22节点；24噪声信号源；26节点；28N型轻掺杂阱区域；30深N型阱区域；32元件区域；34元件区域；40衬本文档来自技高网...
【技术保护点】
一种半导体结构，包括：一半导体衬底，其具有第一导电类型；一埋置层，其具有第二导电类型，所述埋置层位于所述半导体衬底中，且位于以半导体材料形成的一第一元件区域下方，其中所述埋置层为高浓度掺杂；一下沉区域，其具有第二导电 类型，包围所述第一元件区域以及连接所述埋置层，其中所述下沉区域为高浓度掺杂；一深沟槽隔离区域，包围所述下沉区域；一深防护环，其具有第一导电类型，包围所述下沉区域；以及一第二元件区域，其至少通过所述下沉区域、所述深沟槽 隔离区域以及所述深防护环与所述第一元件区域隔开。
【技术特征摘要】
US 2005-12-27 11/320,2551.一种半导体结构，包括一半导体衬底，其具有第一导电类型；一埋置层，其具有第二导电类型，所述埋置层位于所述半导体衬底中，且位于以半导体材料形成的一第一元件区域下方，其中所述埋置层为高浓度掺杂；一下沉区域，其具有第二导电类型，包围所述第一元件区域以及连接所述埋置层，其中所述下沉区域为高浓度掺杂；一深沟槽隔离区域，包围所述下沉区域；一深防护环，其具有第一导电类型，包围所述下沉区域；以及一第二元件区域，其至少通过所述下沉区域、所述深沟槽隔离区域以及所述深防护环与所述第一元件区域隔开。2.如权利要求1所述的半导体结构，其特征在于，所述下沉区域与所述深防护环为交流接地。3.如权利要求1所述的半导体隔离结构，其中还包括一宽防护环，其具有第一导电类型，所述宽防护环位于所述第一元件区域以及所述第二元件区域之间。4.如权利要求3所述的半导体结构，其特征在于，所述宽防护环的宽度大于20μm。5.如权利要求1所述的半导体结构，其特征在于，所述深沟槽隔离区域延伸至所述埋置层底部的下方。6.如权利要求1所述的半导体结构，其特征在于，所述深防护环延伸至所述埋置层底部的下方。7.如权利要求1所述的半导体结构，其特征在于，所述下沉区域的不纯物浓度大于1019离子/立方厘米。8.如权利要求1所述的半导体结构，其特征在于，还包括一P型阱区域，位于所述第二元件区域下方。9.如权利要求8所述的半...
【专利技术属性】
技术研发人员：叶德强，李传英，叶秉君，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：71[中国|台湾]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。