The invention discloses a semiconductor structure, which comprises a first capacitor and a second capacitor. The first capacitor comprises a plurality of first units, each of which comprises a plurality of first finger electrodes. The second capacitor comprises a plurality of second units, each of the second units including a plurality of second finger electrodes. The first unit and the other two units are staggered to form an array. The semiconductor structure also includes a plurality of parallel first connecting line and the second connecting line, the first connecting line is electrically connected to the first finger electrode, and the first interdigital electrode and adjacent the first connecting line form a straight line; the other two connection lines are electrically connected with the two finger. The electrode, and the other two finger electrode and the adjacent and two connecting line form a straight line.
【技术实现步骤摘要】
半导体结构
本专利技术涉及一种半导体结构,尤其是涉及一种可改善电容不匹配(mismatch)的半导体电容结构。
技术介绍
在现代的集成电路中,电容器为主要的电路元件之一。举例来说,业界用于逻辑模拟元件的电容器包含金属-氧化层-金属(metal-oxide-metal,MOM)电容器以及金属-绝缘层-金属(metal-insulator-metal,MIM)电容器等。电容器的电容值对制作工艺及结构设计是相当敏感的,所以各电容器的电容常因电容不匹配的问题,影响到后来数字信号的准确性。因此,业界仍需要一种可有效改善电容不匹配等问题的电容器结构。
技术实现思路
为解决上述问题,本专利技术提供一种半导体结构,该半导体结构包含有一第一电容,设置于一第一膜层,该第一电容包含有多个第一单元,各该第一单元还包含多个第一指状电极。该半导体结构还包含有一第二电容,设置于该第一膜层,该第二电容包含有多个第二单元,该等第二单元与该等第一单元交错排列而形成一阵列,且各该第二单元还包含多个第二指状电极。该半导体结构还包含有多个设置于该第一膜层的第一连接线与第二连接线,该等第一连接线与该等第二连接线彼此平行。该等第一连接线电连接该等第一指状电极,且该等第一指状电极及其相邻的该等第一连接线形成一直线;而该等第二连接线电连接该等第二指状电极,且该等第二指状电极及其相邻的该等第二连接线形成一直线。本专利技术还提供一种半导体结构,该半导体结构包含有多个设置于一第一膜层与一第二膜层的第一指状电极、多个设置于该第一膜层与该第二膜层的第二指状电极、多个设置于该第一膜层与该第二膜层的共同指状电极、多个设置于 ...
【技术保护点】
一种半导体结构,包含有:第一电容,设置于第一膜层,该第一电容包含有多个第一单元,各该第一单元还包含多个第一指状电极;第二电容,设置于该第一膜层,该第二电容包含有多个第二单元,该多个第二单元与该多个第一单元交错排列而形成一阵列,且各该第二单元还包含多个第二指状电极;多个第一连接线,设置于该第一膜层,该多个第一连接线电连接该多个第一指状电极,且该多个第一指状电极及其相邻的该多个第一连接线形成一直线;以及多个第二连接线,设置于该第一膜层并与该多个第一连接线平行,该多个第二连接线电连接该多个第二指状电极,且该多个第二指状电极及其相邻的该多个第二连接线形成一直线。
【技术特征摘要】
1.一种半导体结构,包含有:第一电容,设置于第一膜层,该第一电容包含有多个第一单元,各该第一单元还包含多个第一指状电极;第二电容,设置于该第一膜层,该第二电容包含有多个第二单元,该多个第二单元与该多个第一单元交错排列而形成一阵列,且各该第二单元还包含多个第二指状电极;多个第一连接线,设置于该第一膜层,该多个第一连接线电连接该多个第一指状电极,且该多个第一指状电极及其相邻的该多个第一连接线形成一直线;以及多个第二连接线,设置于该第一膜层并与该多个第一连接线平行,该多个第二连接线电连接该多个第二指状电极,且该多个第二指状电极及其相邻的该多个第二连接线形成一直线。2.如权利要求1所述的半导体结构,其中该阵列包含多行与多列。3.如权利要求2所述的半导体结构,其中设置于同一列的该多个第一单元的中心点与该多个第二单元的中心点形成一折线。4.如权利要求2所述的半导体结构,其中设置于同一行的该多个第一单元的中心点与该多个第二单元的中心点形成一折线。5.如权利要求1所述的半导体结构,其中各该第一单元还包含多个第三指状电极,设置于该第一膜层,且该多个第三指状电极与该多个第一指状电极交错叉合排列以形成该第一单元。6.如权利要求5所述的半导体结构,其中各该第二单元还包含多个第四指状电极,设置于该第一膜层,且该多个第四指状电极与该多个第二指状电极交错叉合排列以形成该第二单元。7.如权利要求6所述的半导体结构,其中该多个第一指状电极与该多个第三指状电极还形成于一第二膜层,且该多个第二指状电极与该多个第四指状电极还形成于该第二膜层。8.如权利要求7所述的半导体结构,还包含多个第三连接线与多个第四连接线,设置于该第二膜层,该多个第三连接线电连接该多个第三指状电极,而该多个第四连接线电连接该多个第四指状电极。9.如权利要求8所述的半导体结构,其中该多个第三连接线与该多个第四连接线彼此平行。10.如权利要求1所述的半导体结构,其中该第一单元与该第二连接线的间距,以及该第二单元与该第一连接线的间距皆介于0.6微米至0.8微米。11.如权利要求1所述的半导体结构,还包含多个...
【专利技术属性】
技术研发人员:郑兆升,邱凯翎,曾志裕,
申请(专利权)人:联华电子股份有限公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。