半导体结构制造技术

本实用新型专利技术提供一种半导体结构，该半导体结构包括一基底、一第一金属氧化物半导体、一第二金属氧化物半导体、一第一半导体区以及一第二半导体区。第一金属氧化物半导体以及第二金属氧化物半导体分别形成于该基底上。第一半导体区形成于该基底以及该第一金属氧化物半导体之间。第二半导体区形成于该基底以及该第二金属氧化物半导体之间。其中该第一半导体区以及该第二半导体区用以隔离该第一金属氧化物半导体以及该第二金属氧化物半导体。本实用新型专利技术所述的半导体结构可以防止产生闭锁。（*该技术在2018年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术是有关于一种半导体结构，且特别是有关于一种可以避免闭锁(Latch up)的半导体结构。技术背景半导体技术中最重要的基本电子单体-金属氧化物半导体 晶体管(Metal-Oxide-Semiconductor Transistor, MOS )包括N沟 道MOS， P沟道MOS和互补式(Complementary) MOS等类型， 通常一个完整的集成电路，可能由上千万个MOS组成，当半导 体的集成度越来越高之后，PMOS和NMOS之间的距离相当重 要，如果PMOS与NMOS距离过近，或者未适当的隔离时，则寄 生于CMOS元件里的寄生元件(例如PNP、 NPN二极管)则可能 会被触发为运作的状态，而影响CMOS正常的操作，甚至丧失 功能，进而导致晶片因电压不足而失效，或者，虽然电压正常， 但晶片持续承受大电流，而导致晶片烧毁，此即为闭锁(latch up )。请参阅图l,图l所示为已知半导体结构的示意图。如图l 所示， 一般的半导体结构IO,当输入电流来自转接垫PAD的正 角虫动电流(positive trigger current)日于，输入电流会经由晶体管 QpNP的D浦ELL流到PwELL的阱区造成晶体管QpNp导通(turn on), 当电阻RpwELL上产生的压降足以让晶体管QNPN的基极(Base) 大于射极(Emitter ) 0.7伏特时，晶体管QNPN会导通，此时会产 生正反馈而导致硅控整流器SCR ( PNPN)导通(turn on)，即(PS为正电位、N为DNWELL、 P为PwELL、 Ns为负电位)，因此会有闭锁(latch-up )的问题。同样的，来自转接垫PAD的负触动电流(Negative trigger current)会经由晶体管Qnpn,人Pwel儿流到I)NWELL造成晶体管QNPN导通，当电阻R丽ELL产生的压降足以让晶体管QPNP的基极(Base)小于射极(Emitter) 0.7伏特时，晶 体管QpNP导通，此时会产生正反馈而导致硅控整流器SCR (PNPN)导通(turn on )，即(Ps为正电位、N为I)nwell、 P为 Pwell、 Ns为负电位)，因此会有闭锁(latch-up)的问题，以上 所述这两种情形都可能产生正反馈而进 一 步产生闭锁的现象， 造成电路上的问题。因此实有必要发展一种半导体结构以解决现行半导体结构 中所因为发生闭锁的现象而衍生出的各种问题。
技术实现思路
因此，本技术的目的之一，在于提供一种可避免闭锁 的半导体结构，以解决已知技术所面临的问题。本技术提供一种半导体结构，该半导体结构包括一基 底、 一第一金属氧化物半导体、 一第二金属氧化物半导体、一 第一半导体区以及一第二半导体区。第一金属氧化物半导体以及该第二金属氧化物半导体分别形成于该基底上。第一半导体 区形成于该基底以及该第一金属氧化物半导体之间。第二半导 体区则形成于该基底以及该第二金属氧化物半导体之间。其中 该第 一 半导体区以及该第二半导体区用以隔离该第 一金属氧化 物半导体以及该第二金属氧化物半导体。借此可以避免半导体结构发生闭锁(latch up )的现象。本技术所述的半导体结构，该基底为一P型基底。 本技术所述的半导体结构，该半导体结构另包括一第三半导体区，形成于该第二金属氧化物半导体以及该第二半导体区之间。本技术所述的半导体结构，该第一半导体区以及该第 二半导体区分别为一深N阱所构成。本技术所述的半导体结构，该第三半导体区为一P型 阱所构成。本技术所述的半导体结构，该第一金属氧化物半导体 为一P型金属氧化物半导体。本技术所述的半导体结构，该第一金属氧化物半导体 包括一P型漏才及、一P型源极以及一N型基才及，其中该P型源极以 及该N型基极耦接于 一 第 一 电压源。本技术所述的半导体结构，该半导体结构另包括一第一P型注入区，该第一P型注入区耦接于该P型漏极、该N型基极以及一第二电压源，以形成一第一晶体管。本技术所述的半导体结构，该第 一 晶体管为 一 寄生PNP双载流子晶体管。本技术所述的半导体结构，该第 一 晶体管为 一 直向PNP双载流子晶体管。本技术所述的半导体结构，该第二金属氧化物半导体 为一N型金属氧化物半导体。本技术所述的半导体结构，该第二金属氧化物半导体 包括一N型漏极、一N型源极以及一P型基极，其中该N型源极 以及该P型基极耦接于该第二电压源。本技术所述的半导体结构，该半导体结构另包括一第 二P型注入区，该第二P型注入区耦接于该第二电压源。本技术所述的半导体结构，该第二电压源为 一接地端。本技术所述的半导体结构，该N型漏极、该N型源极以 及该P型基极形成于该第三半导体区中。本技术所述的半导体结构，该半导体结构另包括一深N型阱区，该深N型阱区耦接于该N型漏^ l、该P型基极以及该 第一电压源，以形成一第二晶体管。本技术所述的半导体结构，该第二晶体管为 一 寄生 NPN双载流子晶体管。本技术所述的半导体结构，该第二晶体管为 一 直向 NPN双载流子晶体管。本技术所述的半导体结构，该半导体结构另包括一第 二P型注入区，耦4妻于该第二电压源。本技术所述的半导体结构，该半导体结构另包括一第 一栅极注入区以及一第二栅极注入区，该第一栅极注入区耦接 于该P型漏极以及该P型源极之间，而该第二栅极注入区耦接于 该N型漏才及以及该N型源才及之间。本技术所述的半导体结构，该半导体结构另包括一转 接垫，耦接于该P型漏极以及该N型漏极，用以输入一输入电流。本技术所述的半导体结构可以防止产生闭锁。附图说明图l所示为已知半导体结构的示意图。图2所示为本技术的半导体结构的示意图。具体实施方式请参阅图2,图2所示为本技术的半导体结构的示意图。 如图2所示，本实施例的一种半导体结构20包括一基底PsuB、 一 第一金属氧化物半导体M1、 一第二金属氧化物半导体M2、 一第 一半导体区DNWELL,以及一第二半导体区D冊ELL2。于一实施例中，该基底PsuB为一P型基底(P substrate )。第一金属氧化物 半导体Ml形成于该基底PsuB上。第二金属氧化物半导体M2形成于该基底PSUB上。第一半导体区D，e!^形成于该基底PsuB以及 该第一金属氧化物半导体M1之间。第二半导体区DNWE,儿2形成 于该基底PSUB以及该第二金属氧化物半导体M2之间。其中该第 一半导体区D，ell,以及该第二半导体区D丽ell2用以隔离该第一金属氧化物半导体M1以及该第二金属氧化物半导体M2。其 中，第 一金属氧化物半导体M1为一P型金属氧化物半导体 (PMOS )。而第二金属氧化物半导体M2为一N型金属氧化物半 导体(NMOS)。第一半导体区DNWELu以及该第二半导体区 1)nwell2则分别为一深N阱(Deep N Well)所构成。本技术的半导体结构20另包括一第三半导体区PwELL， 于一实施例中，第三半导体区PwELL为一P型阱(P Well)所构 成。第三半导体区Pwell形成于第二金属氧化物半导体M2以及 第二半导体区Dnwelx2本文档来自技高网...

【技术保护点】
一种半导体结构，其特征在于，该半导体结构包括：　　　　一基底；　　　　一第一金属氧化物半导体，形成于该基底上；　　　　一第二金属氧化物半导体，形成于该基底上；　　　　一第一半导体区，形成于该基底以及该第一金属氧化物半导体之间；以及　　　　一第二半导体区，形成于该基底以及该第二金属氧化物半导体之间；　　　　其中该第一半导体区以及该第二半导体区用以隔离该第一金属氧化物半导体以及该第二金属氧化物半导体。

【技术特征摘要】

【专利技术属性】
技术研发人员：黄明源，纪丽红，
申请(专利权)人：普诚科技股份有限公司，
类型：实用新型
国别省市：71[中国|台湾]