上电复位电路制造技术

一种上电复位电路，包括：一第一阻抗装置、一第一开关、一第一电容器、一第二开关、一第三开关、一第四开关、一第二阻抗装置、一第二电容器、以及耦接于一电路装置的重置输入端的一控制电路。当该上电复位电路有电力供给时，该第一和该第三开关导通，该第二和该第四开关不导通，该电力通过该第二阻抗装置充电该第二电容器至一既定电位时，使该控制电路输出一重置信号；当该上电复位电路的电力被移除时，该第一和该第三开关不导通，该第二和该第四开关导通，通过该第四开关使该第二电容器进行放电至接近该接地参考点的电压电平。本发明专利技术使得该上电复位电路下一次接上电源时静态电流为零，进而该上电复位电路中的控制电路能输出正确的控制信号。

Power on reset circuit

A power on reset circuit, including: a first impedance device, a first switch, a first capacitor, a second switch, a third switch, a fourth switch, a second impedance device, a second capacitor, and the reset input is coupled to a circuit device is a control circuit. When the reset circuit on the power supply, the first and the third switch, the second and the fourth switch is not switched on, the power through the second impedance device charging the second capacitor to a predetermined voltage, the control circuit outputs a reset signal; when the reset circuit. The power is removed, the first and the third switch is not switched on, the second and the fourth switch, the second capacitor discharge to close to the ground reference voltage level through the fourth point switch. The invention makes the current reset circuit of the power supply reset circuit be connected with the power supply at a time when the static current is zero, and then the control circuit in the power on reset circuit can output the correct control signal.

【技术实现步骤摘要】
上电复位电路
本专利技术有关于上电复位电路，特别有关于送出一既定重置信号的上电复位电路。
技术介绍
当电源初始启动时，电源所产生的电压无法立即达到一预设电压值。若将该未达预设电压值的电压用于一数字电路，将导致该数字电路的起始状态不明。一般而言，上电复位电路被整合在超大规模集成电路(VLSI)内，用来产生一重置信号。当电源初始启动时，VLSI的内部电路可根据该重置信号得到一已知起始状态。图1显示将上电复位电路应用于电路装置的示意图。在图1中，当电路装置150上电时，上电复位电路100耦接的电源节点VDD会从零电位爬升到设定的值，该电源节点VDD会通过一由PMOS晶体管所构成的电阻器P1对一电容器CP充电。一控制电路130可根据该电容器CP上的电压产生一重置信号给该电路装置150。该电源节点VDD的电源供给被移除时，该电容器CP会通过该电阻器P1而对该电源节点VDD(此时电源节点VDD的电位接近参考接地)放电。然而，由PMOS晶体管所构成的该电阻器P1，短时间内只能运作使该电容器CP的电压放电至P-N接面的导通电压，无法使该电容器CP完全放电。该电容器CP的电压无法放电至与参考接地GND相等。因此，当该电路装置150(上电路复位电路100)在下一次接上电源时，该电容器CP上已预先存在的电压会使该控制电路130产生出错误的控制信号，或使得该上电复位电路100无法工作。因此有需要提供一新的上电复位电路。在放电过程中，该上电复位电路的电容的电压可以放电至与该接地电压相等。因此，当该上电复位电路下一次接上电源时，该上电复位电路中的控制电路能输出正确的控制信号或该上电复位电路能够工作。
技术实现思路
本专利技术揭露的一种上电复位电路，包括：一第一阻抗装置和一第一开关，彼此串连后耦接于一电源节点及一第一节点之间；其中，该第一开关的一控制端耦接该电源节点；一第一电容器，耦接于该第一节点与一参考接地之间；一第二开关，耦接于该第一节点与一连接节点之间，且该第二开关的控制端耦接该电源节点；一第三开关，耦接于该连接节点与该参考接地之间，且该第三开关的控制端耦接该电源节点；一第四开关，耦接于一第二节点与该参考接地之间，且该第四开关的控制端耦接于该连接节点；一第二阻抗装置，耦接于该电源节点与该第二节点之间；一第二电容器，耦接于该第二节点与该参考接地之间；以及一控制电路，耦接该第二节点与一电路装置的重置输入端之间。其中，当该电源节点上有电力供给时，该第一和该第三开关导通，该第二和该第四开关不导通，该电源节点上的电力通过该第二阻抗装置充电该第二电容器至一既定电位时，使该控制电路输出一重置信号。当该电力供给自该电源节点移除时，该第一和该第三开关不导通，该第二和该第四开关导通，通过该第四开关使该第二电容器进行放电至接近该参考接地的电压电平。本专利技术使得该上电复位电路下一次接上电源时静态电流为零，进而该上电复位电路中的控制电路能输出正确的控制信号。附图说明图1显示将上电复位电路应用于电路装置的示意图。图2A显示根据本专利技术一实施例所述的应用于电路装置上的上电复位电路的示意图。图2B显示图2A的电源节点有电力供给的示意图。图2C显示图2B的电源节点移除电力供给的示意图。图3显示根据本专利技术的一实施例所述的应用于电路装置上的上电复位电路的示意图。附图中符号的简单说明如下：GND：参考接地VDD：电源节点(电压)P1：PMOS晶体管CP：电容器130：控制电路150：电路装置100：上电复位电路R1：第一阻抗装置R2：第二阻抗装置SW1：第一开关SW2：第二开关SW3：第三开关SW4：第四开关C1：第一电容器C2：第二电容器200：上电复位电路300：上电复位电路230：控制电路250：电路装置T1～T4：第一-第四控制端NP：电源节点N1：第一节点N2：第二节点NC：连接节点IN1：重置输入端MP1～MP3：第一～第三PMOS晶体管MN1～MN3：第一～第三NMOS晶体管。具体实施例以下将详细讨论本专利技术各种实施例的制造及使用方法。然而值得注意的是，本专利技术所提供的许多可行的专利技术概念可实施在各种特定范围中。这些特定实施例仅用于举例说明本专利技术的制造及使用方法，但非用于限定本专利技术的范围。图2A显示根据本专利技术一实施例所述的应用于电路装置的上电复位电路的示意图。一上电复位电路200包括：一第一阻抗装置R1、一第二阻抗装置R2、一第一开关SW1、一第二开关SW2、一第三开关SW3、一第四开关SW4、一第一电容器C1、一第二电容器C2、一控制电路230。该第一阻抗装置R1和该第一开关SW1彼此串连且耦接于一电源节点NP及一第一节点N1之间；以及，该第一开关SW1的一控制端T1耦接该电源节点NP。该第一电容器C1耦接于该第一节点N1与一参考接地GND之间。该第二开关SW2耦接于该第一节点N1与一连接节点NC之间且该第二开关SW2的控制端T2耦接该电源节点NP。一第三开关SW3耦接于该连接节点NC与该参考接地GND之间且该第三开关SW3的控制端T3耦接该电源节点NP。该第四开关SW4耦接于一第二节点N2与该参考接地GND之间且该第四开关SW4的控制端T4耦接于该连接节点NC。该第二阻抗装置R2耦接于该电源节点NP与该第二节点N2之间。该第二电容器C2耦接于该第二节点N2与该参考接地GND之间。该控制电路230耦接该第二节点N2与一电路装置250的重置输入端IN1之间。图2B显示图2A的电源节点有电力供给的示意图。当该电源节点NP上有电力供给(电源节点NP上会出现电压VDD)时，该第一开关SW1导通。该电源节点NP上的电力(电压VDD)通过该第一阻抗装置R1对该第一电容器C1充电。此时，该电源节点NP上的电力控制该第二开关SW2不导通以及该第三开关SW3导通。由于该第三开关SW3导通，使得该连接节点NC的电位接近于参考接地GND；因此该第四开关SW4不导通。该电源节点NP上的电力通过该第二阻抗装置R2充电该第二电容器C2至一既定电位。该控制电路230根据该既定电位输出一重置信号至该电路装置250的该重置输入端IN1。图2C显示图2B的电源节点移除电力供给的示意图。当电力供给(电压VDD)自该电源节点NP移除时（电源节点NP例如是耦接到参考接地GND），该第一开关SW1不导通及该第三开关SW3不导通，而该第二开关SW2导通。该第一电容器C1的电压通过导通的该第二开关SW2传到该第四开关SW4的控制端T4，使得该第四开关SW4导通。该第二电容器C2通过该第四开关SW4进行放电至接近该参考接地GND的电压电平。此外，当电力供给已从该电源节点NP移除时，该上电复位电路200运作所需电压仅需由该第一电容器C1所提供，因此并无额外电力所产生的电流流入该上电复位电路200，故静态电流为零。图3显示根据本专利技术的一实施例所述的应用于电路装置上的上电复位电路300的示意图。图3的电路架构与图2A所示者相同，差别仅在于图3进一步揭露更详细的电路实施细节。如图3所示，图2A的该第一开关SW1、该第三开关SW3及该第四开关SW4可分别由NMOS晶体管MN1、MN2、MN3所构成；而该第二开关SW2可由PMOS晶体管MP2所构成。又如图3所示，图2A的该第一阻抗装置R1和该第二阻抗装置R2可分别由本文档来自技高网...

【技术保护点】
一种上电复位电路，其特征在于，包括：一第一阻抗装置和一第一开关，该第一阻抗装置的第一端耦接于一电源节点，该第一阻抗装置的第二端耦接于该第一开关的第一端，该第一开关的第二端耦接于一第一节点，其中，该第一开关的一控制端耦接该电源节点；一第一电容器，耦接于该第一节点与一参考接地之间；一第二开关，耦接于该第一节点与一连接节点之间，且该第二开关的控制端耦接该电源节点；一第三开关，耦接于该连接节点与该参考接地之间，且该第三开关的控制端耦接该电源节点；一第四开关，耦接于一第二节点与该参考接地之间，且该第四开关的控制端耦接于该连接节点；一第二阻抗装置，耦接于该电源节点与该第二节点之间；一第二电容器，耦接于该第二节点与该参考接地之间；以及一控制电路，耦接于该第二节点与一电路装置的重置输入端之间；其中，当该电源节点上有电力供给时，该第一开关和该第三开关导通，该第二开关和该第四开关不导通，该电源节点上的电力通过该第二阻抗装置充电该第二电容器至一既定电位时，使该控制电路输出一重置信号；当该电力供给自该电源节点移除时，该第一开关和该第三开关不导通，该第二开关和该第四开关导通，通过该第四开关使该第二电容器进行放电至接近该参考接地的电压电平。...

【技术特征摘要】
1.一种上电复位电路，其特征在于，包括：一第一阻抗装置和一第一开关，该第一阻抗装置的第一端耦接于一电源节点，该第一阻抗装置的第二端耦接于该第一开关的第一端，该第一开关的第二端耦接于一第一节点，其中，该第一开关的一控制端耦接该电源节点；一第一电容器，耦接于该第一节点与一参考接地之间；一第二开关，耦接于该第一节点与一连接节点之间，且该第二开关的控制端耦接该电源节点；一第三开关，耦接于该连接节点与该参考接地之间，且该第三开关的控制端耦接该电源节点；一第四开关，耦接于一第二节点与该参考接地之间，且该第四开关的控制端耦接于该连接节点；一第二阻抗装置，耦接于该电源节点与该第二节点之间；一第二电容器，耦接于该第二节点与该参考接地之间；以及一控制电路，耦接于该第二节点与一电路装置的重置输入端之间；...

【专利技术属性】
技术研发人员：陈科含，曹铭原，林当清，郭世州，
申请(专利权)人：普诚科技股份有限公司，
类型：发明
国别省市：中国台湾,71