集成电路及其测试方法技术

本发明专利技术提供一种集成电路及其测试方法，该集成电路包括基板、第一晶粒、以及第二晶粒。基板具有第一模拟基板接合垫。第一晶粒配置在该基板上，且包括第一模拟晶粒接合垫、第一电压转换电路、以及第一数字晶粒接合垫。第一模拟基板接合垫通过第一接合线电性连接第一模拟晶粒接合垫。第一电压转换电路电性连接第一模拟晶粒接合垫。第一数字晶粒接合垫电性连接第一电压转换电路。第二晶粒配置在该基板上，且具有第二数字晶粒接合垫。第一数字晶粒接合垫通过第二接合线电性连接第二数字晶粒接合垫。本发明专利技术可在有限的封装体的接脚数量下，通过共享接脚的方式来对多个晶粒进行测试。

Integrated circuit and its test method

【技术实现步骤摘要】
集成电路及其测试方法
本申请关于一种集成电路，特别是有关于一种多个晶粒封装的集成电路及其测试方法。
技术介绍
系统整合目前是半导体产业发展的一重要趋势。系统整合技术主要包括系统级封装(SysteminPackage，SiP)、系统级晶片(SystemonChip，SoC)等。SiP是指在一集成电路(IntegratedCircuit，IC)包装体中包括多个晶粒的封装。由于SiP具有微型化、异质性整合(HeterogeneousIntegration)、低成本、较短的开发时间、较高的产品效能等优点，使得SiP近来不断地发展与改良。然而，对于SiPIC而言，由于封装体的接脚数量有限，使得没有足够的接脚可切换用于测试内部的多个晶粒。因此，可能无法对晶粒进行完整的测试。
技术实现思路
因此，本专利技术提供一种采用多晶粒封装的集成电路，其可在有限的封装体的接脚数量下，通过共享接脚的方式来对多个晶粒进行测试。本专利技术一实施例提供一种集成电路，其包括基板(例如，导线架(leadframe))、第一晶粒、以及第二晶粒。基板具有第一模拟基板接合垫(例如，一内接脚接合垫(innerleadbondingpad))。第一晶粒配置在该基板上，且包括第一模拟晶粒接合垫、第一电压转换电路、以及第一数字晶粒接合垫。第一模拟基板接合垫通过第一接合线电性连接第一模拟晶粒接合垫。第一电压转换电路电性连接第一模拟晶粒接合垫。第一数字晶粒接合垫电性连接第一电压转换电路。第二晶粒配置在该基板上，且具有第二数字晶粒接合垫。第一数字晶粒接合垫通过第二接合线电性连接第二数字晶粒接合垫。本专利技术一实施例提供一种测试方法，用于集成电路。此集成电路包括基板、第一晶粒、以及第二晶粒。基板具有第一模拟基板接合垫，第一晶粒具有第一模拟晶粒接合垫以及第一数字晶粒接合垫，第二晶粒具有第二数字晶粒接合垫。此测试方法包括以下步骤：于第一测试期间，提供第一模拟测试输入信号至第一模拟基板接合垫；通过第一模拟晶粒接合垫将第一模拟测试输入信号传送至第一晶粒的第一电压转换电路；由第一电压转换电路将第一模拟测试输入信号转换为第一数字测试输入信号；通过第一数字晶粒接合垫将第一数字测试输入信号传送至第二数字晶粒接合垫；以及以该第一数字测试输入信号来对该第二晶粒进行一第一测试操作。附图说明图1表示根据本专利技术一实施例的集成电路的外观。图2A表示根据本专利技术一实施例的集成电路内的多个晶粒的配置。图2B表示根据本专利技术另一实施例的集成电路内的多个晶粒的配置。图3表示根据本专利技术一实施例的集成电路内的接合垫、接合线、与金属线的布局配置。图4A表示根据本专利技术一实施例的电压转换电路。图4B表示根据本专利技术另一实施例的电压转换电路。图5表示根据本专利技术另一实施例的集成电路内的接合垫、接合线、与金属线的布局配置。图6表示根据本专利技术另一实施例的集成电路内的接合垫、接合线、与金属线的布局配置。其中，附图中符号的简单说明如下：1、1’：集成电路；10：接脚；20、20’：基板；21、21’、22：晶粒；40、41：电压转换电路；42、44：控制电路；43、45：操作电路；210、…、213：电压转换电路；400：电平移位电路；401：切换电路；401A、401B：开关；410：电压产生电路；411：切换电路；411A、411B：开关；A1、…、A4：模拟基板接合垫；D1、…、D3：数字基板接合垫；BA1、…、BA4、BAx、BAm：模拟晶粒接合垫；BD1、…、BD6、BD2’、…、BD4’、BD60、BD60’、BDy、BDn：数字晶粒接合垫；BL20、…、BL31、BL50、BL51、BL60：接合线；IN401、IN411A、IN411B：输入端；OUT401A、OUT401B、OUT411：输出端；ML20、…、ML28、ML50、ML51、ML60：金属线；SAin1、SAin2：模拟测试输入信号；SAout1、SAout2：模拟测试输出信号；SDin1、SDin2：数字测试输入信号；SDout1、SDout2：数字测试输出信号；TD1～TD6：数字晶粒接合垫。具体实施方式为使本专利技术的上述目的、特征和优点能更明显易懂，下文特举一较佳实施例，并配合所附图式，作详细说明如下。图1表示根据本专利技术一实施例的集成电路(IntegratedCircuit)的外观。参阅图1，在此实施例中，集成电路1包括多个晶粒，且例如以系统级封装(SysteminPackage，SiP)方式对集成电路1进行封装。在图1的实施例中，封装体具有多个接脚10，且这些接脚是设置在封装体四侧的扁平接脚。在其他实施例中，集成电路1的接脚可以是配置成阵列的插针、配置成网格阵列的平面接脚、配置成阵列的球状接脚等等。于下文中，将以集成电路1包括两个晶粒为例来进行说明。参阅图2A-2B，集成电路1包括基板20以及晶粒21与22。在一实施例中，基板20可以一导线架(leadframe)来实施。晶粒21与22可以水平或垂直封装法的方式配置。参阅图2A，在一实施例中，晶粒21与22以水平封装法进行配置。在此实施例中，晶粒21与22都是直接接触基板20，详细来说，晶粒21与22以彼此平行且非重叠的方式与基板20接合。参阅图2B，在另一实施例中，晶粒21与22以垂直封装法进行配置。在此实施例中，晶粒21直接接触基板20，且晶粒22叠在晶粒21之上，详细来说，晶粒21与22以堆叠的方式与基板20接合。根据本专利技术一实施例，集成电路1为一触控系统集成电路，且晶粒21与22中的一个为一感测器集成电路，另一个为微控制器(Microcontroller，MCU)。图2A-2B中仅显示基板20以及晶粒21与22之间的相对位置，未显示基板20以及晶粒21与22各自的金属导线与接合垫以及彼此之间的接合线，这些将显示于图3。以下将通过图2B所示的集成电路1为例来说明。图3表示根据本专利技术一实施例的集成电路1的布局配置。参阅图3，基板20包括多个接合垫，且每一接合垫电性连接封装体的一接脚10。在一实施例中，基板20的接合垫为集成电路1的内接脚接合垫(innerleadbondingpad)。为了清楚呈现，图3仅显示基板20的部分接合垫，包括接合垫A1～A4与D1～D3，其中，接合垫A1～A4作为传送/接收模拟信号的模拟基板接合垫，接合垫D1～D3作为传送/接收数字信号的数字基板接合垫。如图3所示，晶粒21包括多个接合垫以及电压转换电路210～213。在图3的实施例中，晶粒21的接合垫包括BA1～BA4与BD1～BD6、BD2’，其中，接合垫BA1～BA4作为传送/接收模拟信号的模拟晶粒接合垫，接合垫BD1～BD6作为传送/接收数字信号的数字晶粒接合垫。在其他实施例中，晶粒21可具有其他的模拟晶粒接合垫以及/或数字晶粒接合垫。每一电压转换电路电性连接于一模拟晶粒接合垫与一数字晶粒接合垫之间。参阅图3，电压转换电路210通过金属线ML20与ML22电性连接于模拟晶粒接合垫B本文档来自技高网...

【技术保护点】
1.一种集成电路，包括：/n基板，具有第一模拟基板接合垫；/n第一晶粒，配置在该基板上，包括：/n第一模拟晶粒接合垫，该第一模拟基板接合垫通过第一接合线电性连接该第一模拟晶粒接合垫；/n第一电压转换电路，电性连接该第一模拟晶粒接合垫；以及/n第一数字晶粒接合垫，电性连接该第一电压转换电路；以及/n第二晶粒，配置在该基板上，具有第二数字晶粒接合垫，其中，该第一数字晶粒接合垫通过第二接合线电性连接该第二数字晶粒接合垫。/n

【技术特征摘要】
20181018 TW 1071366431.一种集成电路，包括：
基板，具有第一模拟基板接合垫；
第一晶粒，配置在该基板上，包括：
第一模拟晶粒接合垫，该第一模拟基板接合垫通过第一接合线电性连接该第一模拟晶粒接合垫；
第一电压转换电路，电性连接该第一模拟晶粒接合垫；以及
第一数字晶粒接合垫，电性连接该第一电压转换电路；以及
第二晶粒，配置在该基板上，具有第二数字晶粒接合垫，其中，该第一数字晶粒接合垫通过第二接合线电性连接该第二数字晶粒接合垫。


2.根据权利要求1所述的集成电路，其中，当该集成电路处于测试模式时，该第一模拟基板接合垫接收模拟测试输入信号，且该第一电压转换电路接收该模拟测试输入信号并根据该模拟测试输入信号的电压电平来产生数字测试输入信号。


3.根据权利要求2所述的集成电路，其中，该第一电压转换电路包括：
切换电路，具有接收该数字测试输入信号的输入端、电性连接该第一晶粒中的操作电路的第一输出端、以及电性连接该第一数字晶粒接合垫的第二输出端；
其中，当该集成电路于该测试模式下接收该模拟测试输入信号以测试该操作电路时，该切换电路提供介于该输入端与该第一输出端之间的第一路径，以将该数字测试输入信号输出到该操作电路。


4.根据权利要求3所述的集成电路，其中，当该集成电路于该测试模式下接收该模拟测试输入信号以测试该第二晶粒时，该切换电路提供介于该输入端与该第二输出端之间的第二路径，以将该数字测试输入信号输出到该第一数字晶粒接合垫。


5.根据权利要求1所述的集成电路，其中，当该集成电路处于测试模式时，该第一电压转换电路接收数字测试输出信号，根据该数字测试输出信号来产生模拟测试输出信号，且输出该模拟测试输出信号至该第一模拟晶粒接合垫。


6.根据权利要求5所述的集成电路，其中，该第一电压转换电路包括：
切换电路，具有电性连接该第一晶粒中的操作电路的第一输入端、该第一数字晶粒接合垫的第二输入端、以及输出端；
其中，当该集成电路于该测试模式下测试该操作电路时，该切换电路提供介于该第一输入端与该输出端之间的第一路径，以接收来自该操作电路的该数字测试输出信号。


7.根据权利要求6所述的集成电路，其中，当该集成电路于该测试模式下测试该第二晶粒时，该切换电路提供介于该第二输入端与该输出端之间的第二路径，以接收来自该第二晶粒的该数字测试输出信号。


8.根据权利要求1所述的集成电路，其中，该基板还具有第二模拟基板接合垫；
其中，该第二晶粒还包括：
第二模拟晶粒接合垫，通过第三接合线电性连接该第二模拟基板接合垫；
第二电压转换电路，电性连接该第二模拟晶粒接合垫；以及
第三数字晶粒接合垫，电性连接该第二电压转换电路；以及
其中，该第二晶粒还包括第四数字晶粒接合垫，通过第四接合线电性连接到该第三数字晶粒接合垫。


9.根据权利要求8所述的集成电路，其中，该第一电压转换电路包括电平移位电路，于测试模式下接收来自该第一模拟基板接合垫的模拟测试输入信号，且根据该模拟测试输入信号的电压电平来产生数字测试输入信号；以及
其中，该第二电压转换电路包括电压产生电路，于该测试模式下接收数字测试输出信号，根据该数字测试输出信号来产生具有特定电压电平的模拟测试输出信号，且将输出该模拟测试输出信号至该第二模拟基板接合垫。


10.根据权利要求1所述的集成电路，其中，该基板还包括第一数字基板接合垫；
其中，...

【专利技术属性】
技术研发人员：张华享，大元文一，
申请(专利权)人：普诚科技股份有限公司，
类型：发明
国别省市：中国台湾;71