半导体结构制造技术

一种半导体结构，包括：一半导体基底，其为一第一导电形式；一前高压阱（ｐｒｅ－ｈｉｇｈ－ｖｏｌｔａｇｅ　ｗｅｌｌ，ｐｒｅ－ＨＶＷ）区于该半导体基底中，其中该前高压阱区为与该第一导电形式相反的一第二导电形式；一高压阱（ｈｉｇｈ－ｖｏｌｔａｇｅ　ｗｅｌｌ，ＨＶＷ）区于该前高压阱区上，其中该高压阱区为该第二导电形式；一场环（ｆｉｅｌｄ　ｒｉｎｇ），其为该第一导电形式，占据该高压阱区的一顶部，其中至少该前高压阱区、该高压阱区与该场环之一包括至少两个通道（ｔｕｎｎｅｌ）；一绝缘区于该场环与该高压阱区的一部分上；一漏极区于该高压阱区中且邻接该绝缘区；一栅极电极于该绝缘区的一部分上；以及一源极区相对于该源极区在该栅极的一相对侧上。通过使用本发明专利技术的实施例，减低了高压金属氧化物半导体场效应晶体管（ＭＯＳＦＥＴ）的导通电阻与增高了元件的击穿电压。

【技术实现步骤摘要】

本专利技术涉及半导体结构与方法，特别涉及高压金属氧化物半导体场效应晶体管(metal-oxide-semiconductor field-effect transistor, MOSFET)。
技术介绍
一般制造的超高压MOSFET具有共平面的漏极与源极区。图1A显示现 有技术中的一超高压MOSFET元件100。元件100形成于一p型基底101上， 且另外的p层113外延成长于基底101上。高压p阱115相邻于高压n阱103 在外延成长p层113中。将N+源极117置于高压p阱115中，且N+漏极105 置于高压n阱103中。栅极介电层111与栅极电极110从N+源极117之上 延伸至场氧化层(field oxide)107的一部分上。元件100也包括位于高压p阱 115中的P+收集区(pickup region)119。提供一正电压至栅极电极110包括一 电流流经通道从N+源极117进入高压n阱103，其中于N+漏极105收集电 流。此形式的超高压MOSFET具有一问题，当实施高电压于此超高压 MOSFET时，其无法维持低的导通电阻(on-resistance)。当电流行经元件时导 通电阻影响电力转换成热能。而元件的导通电阻越大，元件的效率越低。因 此为了元件的效率，需尽可能降低此电阻。图1B显示在现有技术中所知的其他设计来减轻此问题的元件150。除 了增加了场环109以外，元件150与图1A的元件100相似，其中相同的附 图标记用来表示相同的元件。场环109运作以减少表面电场且改善飘移区的 消耗能力。因此飘移区的掺杂浓度可被增加，且与元件100相较，元件150 的导通电阻可被降低。现有技术元件100 (如图1A所示)与现有技术元件150 (如图1B所示) 击穿电压(breakdownvoltage)仍然不令人满意。如本
所熟知，只可在 电压低于其个别的击穿电压的情形下在操作元件。当大于击穿电压的电压实施于元件(例如元件100与元件150)上时，破坏性与不可逆的损伤会发生 于元件上，使得元件于商业上无用，且会被要求置换元件。所以亟需增加击 穿电压。因此，需要一经改善的超髙电压元件以降低导通电阻与更进一步增 加击穿电压。
技术实现思路
通过本专利技术的实施例可解决这些或其他问题，且可达到技术性优点，而 本专利技术实施例提供在超高压MOSFET中的一延伸飘移区，而当将元件置于 高电压下时，此超高压MOSFET具有降低的导通电阻与增高的击穿电压。本专利技术提供一种半导体结构，包括 一半导体基底，其为一第一导电形 式； 一前高压阱区于该半导体基底中，其中该前高压阱区为与该第一导电形 式相反的一第二导电形式； 一高压阱区于该前高压阱区上，其中该高压阱区 为该第二导电形式； 一场环，其为该第一导电形式，占据该高压阱区的一顶 部，其中至少该前高压阱区、该高压阱区与该场环之一包括至少两个通道； 一绝缘区于该场环与该高压阱区的一部分上； 一漏极区于该高压阱区中且邻 接该绝缘区； 一栅极电极于该绝缘区的一部分上；以及一源极区相对于该源 极区在该栅极的一相对侧上。本专利技术也提供一种半导体结构，包括 一半导体基底，其为一第一导电 形式； 一前高压阱区于该半导体基底中，其中该前高压阱区为与该第一导电 形式相反的一第二导电形式； 一高压阱区于该前高压阱区上且与其接触，其 中该高压阱区为该第二导电形式；以及多个第一通道，其为该第二导电形式， 且从该高压阱区的上表面延伸至该前高压阱区的下表面。该前高压阱区中的 所述多个第一通道的部分的第二导电形式杂质的浓度低于在该前高压阱区 中的第二导电形式杂质的浓度。在该高压阱区中的所述多个第一通道的部分 的第二导电形式杂质的浓度低于在该高压阱区中的第二导电形式杂质的浓 度。该半导体结构还包括一场环在该高压阱区的一顶部中，其中该场环为该 第一导电形式；多个第二通道，其为该第一导电形式，且在该场环中，其中 所述多个第二通道的第一导电形式杂质的浓度低于在该场环中的第一导电 形式杂质的浓度； 一漏极区于该高压阱区中； 一绝缘区于该场环上； 一栅极 电极于该绝缘区的一部分上；以及一源极区相对于该源极区在该栅极的一相对侧上，其中该源极区与该漏极区为该第二导电形式。本专利技术也提供另一种半导体结构，包括 一半导体基底，其为一第一导 电形式； 一前高压阱区于该半导体基底中，其中该前高压阱区为与该第一导 电形式相反的一第二导电形式； 一高压阱区于该前高压阱区上且与其接触， 其中该高压阱区为该第二导电形式，且相较于该前高压阱区具有一较高的杂 质浓度；以及多个第一通道，其为该第二导电形式，且从该高压阱区的上表 面延伸至该前高压阱区的下表面。在该前高压阱区与该高压阱区中的所述多 个该第一通道的部分的第二导电形式杂质的浓度分别低于在该前高压阱区 与该高压阱区中的第二导电形式杂质的浓度。该半导体结构还包括一场环， 其为该第一导电形式且在该高压阱区的一顶部中，其中该前高压阱区、该高 压阱区与该场环各包括一直线区与一弯曲区，且其中各该弯曲区还包括一内 部区与一外部区；多个第二通道，其为该第一导电形式，且在该场环中，其 中所述多个第二通道的第一导电形式杂质的浓度低于在该场环中的第一导 电形式杂质的浓度，且其中所述多个第一与第二通道为在该前高压阱区、该 高压阱区与该场环的该内部区中； 一漏极区于该高压阱区中； 一绝缘区于该 场环上且与其接触； 一栅极电极于该绝缘区的一部分上；以及一源极区相对 于该源极区在该栅极的一相对侧上，其中该源极区与该漏极区为该第二导电 形式。本专利技术也提供一种形成半导体结构的方法，包括提供一半导体基底， 其为一第一导电形式；形成一前高压阱区于该半导体基底中，其中该前高压 阱区为与该第一导电形式相反的一第二导电形式；形成一高压阱区于该前高 压阱区上且与其接触，其中该高压阱区为该第二导电形式；以及形成多个第 一通道，其为该第二导电形式，且从该高压阱区的上表面延伸至该前高压阱 区的下表面。该前高压阱区中的所述多个该第一通道的部分的第二导电形式 杂质的浓度低于在该前高压阱区中的第二导电形式杂质的浓度。在该高压阱 区中的所述多个该第一通道的部分的第二导电形式杂质的浓度低于在该高 压阱区中的第二导电形式杂质的浓度。该形成半导体结构的方法还包括形成 一场环占据该高压阱区的一顶部，其中该场环为该第一导电形式；形成多个 第二通道，其为该第一导电形式，且在该场环中，其中所述多个第二通道的 第一导电形式杂质的浓度低于在该场环中的第一导电形式杂质的浓度；形成8一绝缘区于该场环与该高压阱区的一部分上，并与该场环与该高压阱区接 触；形成一栅极电极于该绝缘区的一部分上；以及形成一源极区与一漏极区 于该栅极的相对侧上。本专利技术另提供一种形成半导体结构的方法，包括提供一半导体基底， 其为一第一导电形式；形成一第一光致抗蚀剂于该半导体基底上，其中以至 少两个狭缝与与两个开口将该第一光致抗蚀剂开口；穿过该第一光致抗蚀剂将该半导体基底的顶部进行注入以形成一前高压阱区，其中该前高压阱区为 与该第一导电形式相反的一第二导电形式；外延成长一半导体层于该半导体 基底与该前高压阱区上以形成一外延层；形成一第二光致抗蚀剂于该外延层 上，其中以至少两个狭缝与与两个本文档来自技高网...

【技术保护点】
一种半导体结构，包括：　一半导体基底，其为一第一导电形式；　一前高压阱区于该半导体基底中，其中该前高压阱区为与该第一导电形式相反的一第二导电形式；　一高压阱区于该前高压阱区上，其中该高压阱区为该第二导电形式；　一场环，其为该第一导电 形式，占据该高压阱区的一顶部，其中至少该前高压阱区、该高压阱区与该场环之一包括至少两个通道，所述通道为与分别的该前高压阱区、该高压阱区与该场环的导电形式相同，且其中所述通道与分别的该前高压阱区、该高压阱区与该场环之一相较具有一较低的杂质浓度；　一绝缘区于该场环与该高压阱区的一部分上；　一漏极区于该高压阱区中且邻接该绝缘区；　一栅极电极于该绝缘区的一部分上；以及　一源极区相对于该源极区在该栅极的一相对侧上。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：黄柏晟，黄宗义，陈富信，黄麒铨，巫宗晔，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：71[中国|台湾]