半导体器件制造技术

本发明专利技术提供一种半导体器件，包括：在上表面形成有第一电极焊盘的第一半导体芯片；设置在第一半导体芯片的上方且在上表面形成有第二电极焊盘的第二半导体芯片；设置在第一半导体芯片和上述第二半导体芯片的外侧的导电膜；以及导线。第一电极焊盘和第二电极焊盘通过导电膜由导线电连接。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及例如具有多个半导体芯片的半导体器件。
技术介绍
利用图8来说明现有的由多个半导体芯片所构成的半导体器件。 图8是表示现有的半导体器件的结构的立体图。如图8所示，现有的 半导体器件具备在上表面形成有第一电极焊盘(pad) 105的第一半导 体芯片106和在上表面形成有第二电极焊盘104的第二半导体芯片 107。在此，在第二半导体芯片107的上方层叠有第一半导体芯片106 的状态下，当在各半导体芯片之间进行电连接时，通过导线(wire)如参考专利文献l )。专利文献1:日本特开2001 - 185676号公报
技术实现思路
但是，在上述现有的半导体器件中，当相互邻接的电极焊盘之间 的距离101、要连接的分别设置在2个半导体芯片上的电极焊盘之间 的距离102较小时，在用于以导线来连接相应电极焊盘的装配工序中 必须同时在狭小空间内进行凸起(bump)形成和引线接合(wire bonding)等工序。因此，容易引起邻接的导线彼此之间和邻接的凸起 彼此之间的接触不良或导致凸起自身的形成不良。它成为导致装配工 序中的成品率下降的原因。另外，当相互邻接的电极焊盘之间的距离足够大，可以在电极焊 盘彼此之间进行直接连接时，导线被局部连接，结果在用树脂等封装 半导体器件时有时会产生缺陷。具体而言，由于存在形成有导线的区域和没有形成导线的区域，所以当注入树脂等来封装半导体器件时， 树脂的流速因区域不同而发生变化，因此导线受到来自树脂的应力而 可能发生变形。其结果，会导致相互邻接的导线彼此接触等导线的形 成不良。本专利技术是为解决上述问题而完成的，目的在于提供一种半导体器 件，能够抑制在对多个半导体芯片进行导线连接时产生的缺陷，能够 以高成品率进行制造，并且可靠性较高。为解决上述问题，本专利技术的第一半导体器件包括在上表面形成 有第一电极焊盘的第一半导体芯片；设置在上述第一半导体芯片的上 方且在上表面形成有第二电极焊盘的第二半导体芯片；设置在上述第 一半导体芯片和上述第二半导体芯片的外侧的导电膜；以及用于通过上述导电膜来连接上述第一电极焊盘和上述第二电极焊盘的导线。根据该结构，第一电极焊盘和第二电极焊盘不是直接用导线来进 行连接，而是通过导电膜对第一电极半导体芯片和第二半导体芯片进 行电连接。在此，导电膜被设置在第一电极焊盘和第二电极焊盘的外 侧，因此与直接连接第一电极焊盘和第二电极焊盘的情况相比，可以 在更宽广的空间内实施引线接合等工序。其结果，在本专利技术的半导体 器件中，可以抑制相互邻接的导线之间的连接不良等的发生，实现能 够以高成品率进行制造的半导体器件。另外，本专利技术的第一半导体器件，还可以包括用于密封上述第一 半导体芯片、上述第二半导体芯片、上述导电膜、以及上述导线的树 脂层。根据该结构，导电膜被形成在树脂层内，因此可以防止错误地 对导电膜连接任意的信号，可以抑制导电膜短路。由此，可以在上述 效果的基础上，得到可靠性较高的半导体器件。再者，若上述导电膜为第一引线端子，则优选例如通过利用未连 接到外部端子上的引线端子，从而无需另外准备新的端子，可以比较 容易地制造抑制成品率下降的半导体器件。另外，本专利技术的第一半导体器件也可以还包括配置在上述第一 半导体芯片和上述第二半导体芯片的外侧的第四引线端子；以及设置5在上述第四引线端子上的绝缘层，上述导电膜形成在上述绝缘层上。根据该结构，第一半导体芯片和第二半导体芯片通过设置在第四 引线端子上方的导电膜进行连接，而导电膜和第四引线端子通过绝缘 层来进行绝缘。在此，当通过第四引线端子来连接各半导体芯片时， 若对第四引线端子错误地输入任意的信号则有可能引起短路。但是， 在具有上述结构的本专利技术的第一半导体器件中，因为在导电膜和第四 引线端子之间设置有绝缘层，即使向第四引线端子输入任意的信号， 也可以避免短路的发生。其结果，可以实现能够以高成品率进行制造、 并且可靠性更高的半导体器件。接着，本专利技术的第二半导体器件，包括在上表面形成有第一电 极悍盘的第一半导体芯片；设置在上述第一半导体芯片的上方且在上 表面形成有第二电极焊盘的第二半导体芯片；设置在上述第一半导体 芯片和上述第二半导体芯片的外侧的多个引线端子；与上述多个引线 端子的每一个连接的导线；以及用于密封上述第一半导体芯片、上述 第二半导体芯片、上述多个引线端子、以及上述导线的树脂层，上述 多个引线端子的每一个，通过上述导线至少与上述第一电极焊盘和上述第二电极焊盘的任意一个相连接。根据该结构，所有的引线端子都通过导线与半导体芯片进行连 接。因此，当向半导体器件注入树脂来形成树脂层时，与局部地形成 用于连接半导体芯片和引线端子的导线的现有半导体器件相比，可以 抑制由注入的树脂对导线施加应力，可以防止产生相互邻接的导线接 触等的缺陷。其结果，在本专利技术的第二半导体器件中，可以抑制导线 的形成不良等，实现能够以高成品率进行制造、并且可靠性较高的半 导体器件。根据本专利技术的半导体器件，可以比较容易地对多个半导体芯片进 行导线连接，因此可以实现具备多个半导体芯片、即使微细化也能抑制成品率下降的可靠性较高的半导体器件。 附图说明6图1是表示本专利技术第一实施方式的半导体器件的结构的图。图2 (a)是表示现有半导体器件一个例子的图，图2 (b)是表示 本专利技术第二实施方式的半导体器件的结构的图。图3(a)是表示本专利技术第三实施方式的半导体器件的图，图3(b) 是图3 (a)所示的IIIb-nib线的剖面图。图4是表示本专利技术第四实施方式的半导体器件的结构的图。图5 (a)是表示现有半导体器件一个例子的图，图5 (b)、图5 (c )是表示本专利技术第五实施方式的半导体器件的结构的图。图6 (a)是表示本专利技术的半导体器件的参考例的图，图6 (b)是 表示本专利技术第六实施方式的半导体器件的结构的图。图7 (a)是表示现有半导体器件一个例子的图，图7 (b)是表示 本专利技术第七实施方式的半导体器件的结构的图，图7 (c)是表示现有 半导体器件的缺陷的图。图8是表示现有半导体器件的结构的图。附图说明21 第二半导体芯片22 第一半导体芯片 23a、 23b 导线24 引线端子25 空间26 第二电极焊盘27 第一电极焊盘35 树脂41 第二半导体芯片42 第一半导体芯片 43a 第一导线43b 第二导线 44 引线端子46第二电极焊盘47第一电极焊盘201导线203引线端子204第一电极焊盘205第二电极焊盘206第二半导体芯片207第一半导体芯片301邻接的电极焊盘之间的距离303导线304第一电极焊盘305第二电极焊盘306第二半导体芯片307第一半导体芯片401导线403引线端子404第一电极焊盘405第二电极焊盘 第二半导体芯片407第一半导体芯片501第二半导体芯片502第一半导体芯片504导线505引线端子506绝缘层507金属层508第二电极焊盘509第一电极焊盘801第二半导体芯片8802 第一半导体芯片803、 803a、 803b 导线804 引线端子806 第二电极焊盘807 第一电极焊盘 904 引线端子1001 第二半导体芯片1002 第一半导体芯片 1003a、 1003b 导线 1004a 第一引线端子 1004b 第二引线端子1006本文档来自技高网...

【技术保护点】
一种半导体器件，其特征在于，包括：　在上表面形成有第一电极焊盘的第一半导体芯片；　设置在上述第一半导体芯片的上方且在上表面形成有第二电极焊盘的第二半导体芯片；　设置在上述第一半导体芯片和上述第二半导体芯片的外侧的导电膜；以 及　用于通过上述导电膜来连接上述第一电极焊盘和上述第二电极焊盘的导线。

【技术特征摘要】
【国外来华专利技术】JP 2007-6-1 146626/20071. 一种半导体器件，其特征在于，包括在上表面形成有第一电极焊盘的第一半导体芯片；设置在上述第一半导体芯片的上方且在上表面形成有第二电极焊盘的第二半导体芯片；设置在上述第一半导体芯片和上述第二半导体芯片的外侧的导电膜；以及用于通过上述导电膜来连接上述第一电极焊盘和上述第二电极焊盘的导线。2. 才艮据权利要求1所述的半导体器件，其特征在于，上述第 一 电极焊盘和上述第二电极焊盘分别在上述第 一半导体芯片上 和上述第二半导体芯片上形成有多个，上述多个第一电极焊盘和上述多个第二电极焊盘分别按多个列配置在 上述第一半导体芯片和上述第二半导体芯片的边缘部上。3. 根据权利要求1或2所述的半导体器件，其特征在于，还包括 用于密封上述第一半导体芯片、上述第二半导体芯片、上述导电膜、以及上述导线的树脂层。4. 根据权利要求3所述的半导体器件，其特征在于， 上述导电膜是第一引线端子。5. 根据权利要求4所述的半导体器件，其特征在于，还包括 设置在上述第一半导体芯片和上述第二半导体芯片的外侧，且用于将上述第一电极焊盘或上述第二电极焊盘连接到外部电路的第二引线端子， 上述第一引线端子形成在上述树脂层内...

【专利技术属性】
技术研发人员：森田纹子，山崎贤司，山田裕，松本幸子，
申请(专利权)人：松下电器产业株式会社，
类型：发明
国别省市：JP[日本]