ＣＭＯＳ／ＮＭＯＳ集成电路制造技术

集成电路的每个功能由一基本电路实现，如加法器（ＳＭ），乘法器（ｍ），除法器（ｄ），比较器（Ｋ）、存贮器（ＳＰ）、移位寄存器（Ｓｒ）、模／数转换器（ａｄ）、数／模转换器（ｄａ）或采样保持器（ａｈ）、翻转触发器（ｆ）、反相器（ｉｃ，ｉｄ）或门（ｇ），其特征为将各功能所需的基本电路中子数（ｐ）个制成ＣＭＯＳ基本电路（ｃ），其余子数ｑ个制成增强型ＮＭＯＳ具有电流源的基本电路（Ｎ），最好是以耗尽型晶体管为负载器件，并选择子数ｐ，使ＣＭＯＳ基本电路（ｃ）中传输延迟对供电电压的依赖性被ＮＭＯＳ基本电路（Ｎ）中传输延迟对供电电压的依赖性所补偿。（*该技术在2009年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及CMOS/NMOS集成电路。这种电路在《微电子学杂志》(MieroelectronicsJoarnal)1982上第29至32页，特别是在第32页上有所叙述，根据这篇文章，为实现任何特别的数字功能而对CMOS或NMOS技术的选择，将取决于集成电路的速度和封装密度的要求，以便使CMOS和NMOS在同一片集成电路片上结合起来，去实现那些仅用CMOS技术或仅用NMOS技术的特别功能。本专利技术所需解决的问题是在简单的CMOS器件中，特别是在CMOS反相器中，决定着集成电路开关速度和截止频率的传输延迟依赖于供电电压，如“NEREMRecord”杂志1967年号第168至169页所谈及的CMOS反相器。这种对电压的依赖性是很不利的。例如由CMOS技术所实现的功能主要是利用上述那种传输延迟，如同延迟元件，特别是在数字滤波器中或环路振荡器中，下面将谈到这些器件。因此，本专利技术的目的是补偿由CMOS技术所实现的CMOS/NMOS集成电路功能中传输延迟对电压的这种依赖。这种所说的“功能”是指集成电路中的小单元，它由单一的尤其是数字的基本类型电路来实现。这类数字基本类型电路如加法器、乘法器、除法器、比较器、存贮器、移位寄存器、模/数转换器、数/模转换器或采样保持器，以及翻转触发器，反相器，或各类门等。加法器、乘法器等被认为是包含保持器的。“门”在这里指任何逻辑电路，其唯一输出端提供一个基于其输入端信号组合的信号。对本专利技术来说，仅相器被看作是最简单的门。本专利技术的基本思想是在CMOS/NMOS电路的一个功能中将子数p个必要的基本电路做成CMOS基本电路，将其余子数q个作成带电流源的增强型NMOS基本电路，特别是耗尽型晶体管作为负载器件，即最好用耗尽型负载NMOS基本电路，这样就脱离了所有功能全由上述一种技术来实现的现有技术。根据本专利技术，例如环振荡器的振荡频率可以无需电压调节电路而独立于供电电压决定，因此，在本专利技术方案中芯片上无需因电压调节电路而增设额外的区域。下面参考附图详细叙述本专利技术，其中，附图说明图1为应用了本专利技术的集成电路示意结构图。图2，为应用了本专利技术的环振荡器示意电路图。图1示意图表示做在一个芯片上的集成电路的结构。由于集成电路有许多种类，所以本专利技术不限于所述的结构。在许多独立自合功能的基本电路中，图1表示了模/数转换器ad，采样保持器ah、加法器Sm、乘法器m、存贮器Sp、数/模转换器d移位寄存器Sr、门g和翻转触发器f。集成电路S还可以包括 拟电路如放大器等。集成电路S左边的外部连线代表输入线，右边的代表输出线。在集成电路S内，由上述基本类型电路实现的功能具有输出线，通向集成电路S内其它子功能或别的输出线。各功能还有来自集成电路S内其它功能的输入线。各功能的具体连接是依据集成电路S的特定结构及电路设计的整个功能而定的。具体的内部连线对于本专利技术是不重要要，也就是说本专利技术是可以应用于所有集成电路的。在图1所示实施例中，一些上所示功能是根据本专利技术实现的，即，实现这些功能所需的基本电路中的子数p个用CMOS技术作成，而其余子数q个作成增强型NMOS，即各基本电路C、N。在图1中，它们是模/数转换器ad、加法器Sm、乘法器m，存贮器Sp和翻转触发器f。根据本专利技术，实现一个功能的基本电路总数p+q以这种方式被分成p和q，即CMOS基本电路C的传输延迟对供电电压的依赖由NMOS基本电路N的传输延迟对供电电压的依赖来补偿。图2表示了将本专利技术原理应用于环振荡器的实施例，环振荡器经常用在数字集成电路中，例如产生时钟信号或测量门转输延迟。众所周知，环振荡器包括许多次E角的起振相位串联的反相器，最后一个反相器的输出与第一个反相器的输入相耦合，形成一个“环”。为了满足振荡条件，通常将奇数个反相器连成环。如果要中断振荡，反相器之一要用NOR或NAND门做成，例如用一个信号通过这个门可消除“正确”的相位条件。图2表示了由七个反相器连成环的环振荡器。根据本专利技术，子数p个制成CMOS反相器ic，子数q个制成耗尽负载型反相器id。在图2的实施例中，四个CMOS反相器ic和三个带有耗尽型晶体管di负载的耗尽负载型反相器连成环振荡器。对供电电源的依赖性可通过各设计参数和工艺参数而精确地调整。在图2实施例中，p＝4、q＝3，CMOS反相器ic中P和N型场效应晶体管各有1.5毫微米长隧道，P场效应管道宽为30毫微米，门限电压为-0.75V;N场效应管道宽为15毫微米，门限电压为+0.75V。图2中的耗尽负载反相器id被分为两“组”，在两组耗尽负载反相器中，耗尽型晶体管隧道长2毫微米，道宽14毫微米，增强型晶体管隧道长1.5毫微米，道宽15毫微米。在第三个耗尽负载反相器中，耗尽型晶体管隧道长2毫微米，道宽20毫微米，而增强型晶体管隧道长1.5毫微米，道宽15毫微米。所有耗尽型晶体管具有门源限电压-2V，所有增强型晶体管具有门限电压+0.75V。对于p、q其它的数值，本领域一般技术人员可容易地基于设计原则和生产规则通过实验取适当的计设数据。本文档来自技高网...

【技术保护点】
ＣＭＯＳ／ＮＭＯＳ集成电路（Ｓ），具有，最好数字的，功能，每个功能由一基本电路实现，如加法器（ＳＭ），乘法器（ｍ），除法器（ｄ），比较器（ｋ）、存贮器（ｓｐ）、移位寄存器（ｓｒ）、模／数转换器（ａｄ）、数／模转换器（ｄａ）或采样保持器（ａｈ）、翻转触发器（ｆ）、反相器（ｉｃ，ｉｄ）或门（ｇ），其特征为将各功能所需的基本电路中子数（ｐ）个制成ＣＭＯＳ基本电路（ｃ），其余子数ｑ个制成增强型ＮＭＯＳ具有电流源的基本电路（Ｎ），最好是以耗尽型晶体管为负载器件，并选择子数ｐ，使ＣＭＯＳ基本电路（ｃ）中传输延迟对供电电压的依赖性被ＮＭＯＳ基本电路（Ｎ）中传输延迟对供电电压的依赖性所补偿。

【技术特征摘要】
EP 1988-3-31 88105243.51.CMOS/NMOS集成电路(S)，具有，最好数字的，功能，每个功能由一基本电路实现，如加法器(SM)，乘法器(m)，除法器(d)，比较器(k)、存贮器(sp)、移位寄存器(sr)、模/数转换器(ad)、数/模转换器(da)或采样保持器(ah)、翻转触发器(f)、反相器(ic，id)或门(g)，其特征为将各功能所需的基本电路中子数(p)个制成CMOS基本电路(c)...

【专利技术属性】
技术研发人员：汉斯尤根加里，阿荷德尤兰霍夫，
申请(专利权)人：德国ITT工业公司，
类型：发明
国别省市：DE[德国]