用于三维集成电路测试的装置制造方法及图纸

一种三维集成电路测试装置，包括：探针卡，被配置为将三维集成电路中的待测器件与具有多个测试模块的自动测试设备板连接在一起，其中，探针卡包括三维集成电路的多个已知合格管芯、三维集成电路的多个互连件以及多个探针接触件，其中，探针接触件被配置为将探针卡与三维集成电路的待测器件的测试接触件连接在一起。

Device for testing three-dimensional integrated circuit

A three-dimensional integrated circuit testing device, including: the probe card is configured to three-dimensional integrated circuit in the device under test and automatic test equipment plate has a plurality of test modules connected together, wherein, a plurality of probe card interconnect multiple known including a three-dimensional integrated circuit qualified tube core, three dimensional integrated circuit and a plurality of contact probe, the probe is configured to contact the probe card and test device test contacts are connected together a three-dimensional integrated circuit.

【技术实现步骤摘要】
用于三维集成电路测试的装置
本专利技术总的来说涉及半导体领域，更具体地，涉及用于三维集成电路测试的装置。
技术介绍
随着半导体技术的发展，三维集成电路作为一种有效的替代品出现以进一步减小半导体芯片的物理尺寸。在三维集成电路中，有源电路被制造在不同的晶圆上并使用取放技术将每个晶圆管芯堆叠在另一个晶圆管芯的顶部上。可通过使用集成电路的垂直堆叠来实现非常高的密度。而且，三维集成电路可实现较小的形状系数、较高的成本效益、增强的性能以及较低的功耗。在三维集成电路的制造工艺中，通常在制造工艺的各个阶段通过各种能够测试探针卡来进行已知合格管芯（KGD）和已知合格堆叠（KGS）的测试。探针卡是用于进行电测试的一种测试结构。探针卡可连接在自动测试设备板和待测半导体管芯之间。探针卡通过多个探针接触件与半导体管芯接触。
技术实现思路
根据本专利技术的一个方面，提供了一种装置，包括：探针卡，被配置为将三维集成电路的待测器件与具有多个测试模块的自动测试设备板连接在一起，探针卡包括三维集成电路的多个已知合格管芯、三维集成电路的多个互连件以及多个探针接触件，探针接触件被配置为将探针卡与三维集成电路的待测器件的测试接触件连接在一起。优选地，探针卡包括：测试衬底；以及印刷电路板，连接在测试衬底和自动测试设备板之间。优选地，印刷电路板包括：加热器，通过调节加热器来控制测试衬底的温度；以及多个用于系统级测试的部件。优选地，测试衬底包括：三维集成电路的多个已知合格管芯；以及三维集成电路的多个互连件。优选地，印刷电路板包括：三维集成电路的多个已知合格管芯；以及三维集成电路的多个互连件。优选地，多个已知合格管芯通过多个半导体管芯插槽安装在印刷电路板上。优选地，多个已知合格管芯通过多个凸块安装在印刷电路板上。优选地，多个已知合格管芯通过多个接合焊盘安装在印刷电路板上。根据本专利技术的另一方面，提供了一种系统，包括：多个测试模块，位于自动测试设备板上；以及连接的探针卡。探针卡包括：三维集成电路的多个已知合格管芯；三维集成电路的多个互连件；连接至自动测试设备板的印刷电路板；测试衬底，包括第一组探针接触件，第一组探针接触件被配置为将探针卡与三维集成电路的第一待测器件的测试接触件连接在一起；和多个弹簧针，其中：弹簧针的第一端穿过测试衬底；并且弹簧针的第二端连接至印刷电路板。优选地，印刷电路板包括：三维集成电路的多个已知合格管芯；以及三维集成电路的多个互连件。优选地，测试衬底包括：三维集成电路的多个已知合格管芯；以及三维集成电路的多个互连件。优选地，第一组探针接触件的高度为第一尺寸；以及最高的已知合格管芯的高度为第二尺寸，第一尺寸大于第二尺寸。优选地，第一组探针接触件被安装在伪半导体管芯上，并且伪半导体管芯的厚度与已知合格管芯的厚度近似相同。优选地，该系统进一步包括：第二组探针接触件，第二组探针接触件被配置为将探针卡与三维集成电路的第二待测器件的测试接触件连接在一起，并且通过第一组探针接触件和第二组探针接触件对第一待测芯片和第二待测芯片同时进行测试。根据本专利技术的又一方面，提供了一种方法，包括：在探针卡上接合三维集成电路的多个已知合格管芯；在探针卡的测试衬底上形成多个探针接触件，探针接触件通过多个互连件连接至已知合格管芯，其中，互连件形成与三维集成电路相同的系统级连接；以及通过探针卡对晶圆的半导体管芯进行探测。优选地，该方法进一步包括：在测试衬底上安装伪半导体管芯；以及在伪半导体管芯上形成多个探针接触件。优选地，该方法进一步包括：在测试衬底上接合多个已知合格管芯；以及在测试衬底中嵌入多个互连件。优选地，该方法进一步包括：在探针卡的印刷电路板上接合多个已知合格管芯；在印刷电路板中嵌入多个互连件；以及通过位于印刷电路板和测试衬底之间的多个弹簧针将探针接触件与互连件连接在一起。优选地，该方法进一步包括：在印刷电路板上接合半导体管芯插槽；以及将已知合格管芯置于半导体管芯插槽中。优选地，该方法进一步包括：通过回流工艺在印刷电路板上接合已知合格管芯。附图说明为了更完整地理解本专利技术以及其优点，现在结合附图作为参考进行以下描述，其中：图1A示出了根据本专利技术各个实施例的三维集成电路的立体图和截面图；图1B示出了根据本专利技术各个实施例的三维集成电路测试装置的简化框图；图1C示出了根据本专利技术各个实施例的三维集成电路的测试流程；图2示出了根据本专利技术各个实施例的三维集成电路测试装置的截面图；图3详细示出了根据本专利技术各个实施例的测试衬底和测试芯片的截面图；图4示出了根据本专利技术各个实施例的另一个三维集成电路测试装置的截面图；图5示出了根据本专利技术各个实施例的测试头的立体图和截面图；图6示出了根据本专利技术各个实施例的另一个测试头的立体图和截面图；图7示出了根据本专利技术各个实施例的又一个测试头的立体图和截面图；图8示出了根据本专利技术各个实施例示出又一个测试头的立体图和截面图；图9示出了根据本专利技术各个实施例的又一个测试头的立体图；图10示出了根据本专利技术各个实施例的又一个测试头的立体图；图11示出了根据本专利技术各个实施例的又一个测试头的立体图；图12示出了根据本专利技术各个实施例的又一个测试头的立体图；以及图13示出了根据本专利技术各个实施例的又一个测试头的立体图。除非另有说明，否则不同附图中对应的数字和符号通常表示对应的元件。绘制附图是为了清楚地示出各个实施例的相关方面，但不一定按比例绘制。具体实施方式以下详细讨论本实施例的制造和使用。然而，应该理解，本专利技术提出了许多可以在各种具体环境中具体化的可应用专利技术概念。所讨论的具体实施例仅仅是本专利技术的制造和使用的具体方式的说明，而不限制本专利技术的范围。本专利技术将参照具体环境的实施例进行描述，即一种用于包括中介片和堆叠在中介片上的多个半导体管芯的三维集成电路的测试解决方案。然而，本专利技术的实施例也可用于各种三维集成电路。在下文中，将参考附图对各个实施例进行详细解释。图1A示出了根据本专利技术各个实施例的三维集成电路的立体图和截面图。如立体图所示，三维集成电路可包括通过多个凸块（在截面图中示出）接合在中介片101上的五个半导体管芯A、B、C、D和E。在一些实施例中，半导体管芯A、B、C、D和E是存储器电路、处理器、逻辑电路等。半导体管芯A、B、C、D和E可通过嵌入中介片101的各种互连件（未示出）彼此连接在一起。应该注意，虽然图1A示出了五个半导体管芯A、B、C、D和E，但是中介片101可容纳任意数量的半导体管芯。进一步应该注意，中介片101上的半导体管芯的配置仅仅是一个实例。本领域的技术人员应理解，根据不同的应用和设计，中介片101上的半导体管芯可有多种配置。例如，每个半导体管芯（例如，半导体管芯D）都可被多个堆叠在一起的半导体管芯替代。图1B示出了根据本专利技术各个实施例的三维集成电路测试装置的简化框图。返回参照图1A，为了提高三维集成电路的产量，在将每个半导体管芯堆叠在中介片101上之前都可对其进行已知合格管芯（KGD）和已知合格堆叠（KGS）测试。在一些实施例中，半导体管芯A、B、C和D是已知合格管芯。换言之，它们已通过了各种器件和系统级测试。半导体管芯E是待测器件（DUT）。在一些实施例中，半导体管芯E形成在晶圆100中。在切割工艺和后续的堆叠工艺之前，对半导体管芯E进行三本文档来自技高网...

【技术保护点】
一种三维集成电路的测试装置，包括：探针卡，被配置为将所述三维集成电路的待测器件与具有多个测试模块的自动测试设备板连接在一起，所述探针卡包括：所述三维集成电路的多个已知合格管芯；所述三维集成电路的多个互连件；以及多个探针接触件，探针接触件被配置为将所述探针卡与所述三维集成电路的所述待测器件的测试接触件连接在一起，其中，在所述三维集成电路的所述待测器件被测试为合格后，所述三维集成电路的所述待测器件和所述三维集成电路的所述多个已知合格管芯接合至中介片上，并且通过所述中介片中的所述三维集成电路的多个互连件而互连形成为所述三维集成电路。

【技术特征摘要】
2012.12.21 US 13/724,0041.一种三维集成电路的测试装置，包括：探针卡，被配置为将所述三维集成电路的待测器件与具有多个测试模块的自动测试设备板连接在一起，所述探针卡包括：所述三维集成电路的多个已知合格管芯；所述三维集成电路的多个互连件；以及多个探针接触件，探针接触件被配置为将所述探针卡与所述三维集成电路的所述待测器件的测试接触件连接在一起，其中，在所述三维集成电路的所述待测器件被测试为合格后，所述三维集成电路的所述待测器件和所述三维集成电路的所述多个已知合格管芯接合至中介片上，并且通过所述中介片中的所述三维集成电路的多个互连件而互连形成为所述三维集成电路。2.根据权利要求1所述的装置，其中，所述探针卡包括：测试衬底；以及印刷电路板，连接在所述测试衬底和所述自动测试设备板之间。3.根据权利要求2所述的装置，其中，所述印刷电路板包括：加热器，通过调节所述加热器来控制所述测试衬底的温度；以及多个用于系统级测试的部件。4.根据权利要求2所述的装置，其中，所述测试衬底包括：所述三维集成电路的所述多个已知合格管芯；以及所述三维集成电路的所述多个互连件。5.根据权利要求2所述的装置，其中，所述印刷电路板包括：所述三维集成电路的所述多个已知合格管芯；以及所述三维集成电路的所述多个互连件。6.根据权利要求5所述的装置，其中：所述多个已知合格管芯通过多个半导体管芯插槽安装在所述印刷电路板上。7.根据权利要求5所述的装置，其中：所述多个已知合格管芯通过多个凸块安装在所述印刷电路板上。8.根据权利要求5所述的装置，其中：所述多个已知合格管芯通过多个接合焊盘安装在所述印刷电路板上。9.一种三维集成电路的测试系统，包括：多个测试模块，位于自动测试设备板上；以及连接的探针卡，包括：三维集成电路的多个已知合格管芯；所述三维集成电路的多个互连件；连接至所述自动测试设备板的印刷电路板；测试衬底，包括第一组探针接触件，所述第一组探针接触件被配置为将所述探针卡与所述三维集成电路的第一待测器件的测试接触件连接在一起；和多个弹簧针，其中：弹簧针的第一端穿过所述测试衬底；并且弹簧针的第二端连接至所述印刷电路板。10.根据权利要求9所述的系统，其中，所述印刷电路板包括：所述三维集成电路的所述...

【专利技术属性】
技术研发人员：王敏哲，彭经能，林鸿志，陈颢，黃重翰，袁忠盛，陈卿芳，谢文雯，钟孟霖，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71