MOS晶体管组件制造技术

为了尽可能的降低ＭＯＳ晶体管组件（１０）的接通电阻，应使雪崩击穿区（Ａ）形成于沟槽结构（３０）的终端区（３０ｕ）。另外一种可行的方法或此外，是在位于源极区（Ｓ）及汲极区（Ｄ）之间与背对闸电极（Ｇ）的闸绝缘（ＧＯＸ）相邻的区域形成第一种导电类型的局部最大掺杂物质浓度区（Ｋ）。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术为一种具有申请专利范围1之概念的MOS晶体管组件，以及一种具有申请专利范围3之概念的MOS晶体管组件。
技术介绍
对现代化的MOS晶体管(尤其是在大功率半导体的领域)而言，MOS晶体管组件的接通电阻是评价MOS晶体管功能的一个重要标准。现代化晶体管技术的发展经常将降低比接通电阻设定为目标，以降静态低损耗功率和达到较大的电流密度，进而缩小芯片的体积，使制造成本得以降低。现有已知被用来降低MOS晶体管的比接通电阻的措施是以沟槽晶格取代平面晶格结构，在此种沟槽晶格中，MOS晶体管系形成于闸电极和闸极连接线所在的沟槽或沟槽结构范围内。此外，使用更深的沟槽或沟槽结构还可以进一步降低漂移线路电阻。采用特定的掺杂措施也可以再进一步降低漂移线路电阻。
技术实现思路
本专利技术的任务是提出一种接通电阻非常低，而且功能又十分可靠的MOS晶体管组件。具有申请专利范围1之特征的MOS晶体管组件(第一种解决方案)及具有申请专利范围3之特征的MOS晶体管组件(第二种解决方案)均可达到本专利技术的目的。从属于申请专利范围1及3的其它申请范围均为本专利技术之MOS晶体管组件的进一步的有利实施方式。本专利技术的第一种解决方案提出的是一种沟槽结构类型或沟槽类型的MOS晶体管组件，这种MOS晶体管组件具有一个在一半导体区内朝第一方向伸展的沟槽结构。本专利技术的第一种解决方案提出的MOS晶体管组件的特征是，MOS晶体管组件的雪崩击穿区形成于沟槽结构的终端区或下方区(尤其是次区)，此形成方式形成或可以形成一特别低的MOS晶体管组件的接通电阻。本专利技术的第一种解决方案的基本构想是在沟槽结构的终端区形成MOS晶体管组件的雪崩击穿区。对一个具有实质实质垂直之沟槽结构或沟槽的实质实质垂直的MOS晶体管组件而言，所谓的终端区指的就是沟槽结构或沟槽的下方区，尤其是次区。将雪崩击穿区的位置移到沟槽结构或沟槽的终端区或下方区会造成MOS晶体管组件的雪崩强度及/或击穿电压的升高。利用将雪崩击穿区的位置移到沟槽结构或沟槽的终端区或下方区升高击穿电压的方式，可以将相应的周围掺杂(尤其是外延区的周围掺杂)的浓度升高一些。过一段时间后，升高后的击穿电压会降低一些，不过这是可以接受的，因为操作时使用的击穿电压低于升高后的击穿电压。接着经由升高周围掺杂(尤其是外延区的周围掺杂)的浓度就可以按照所希望的方式和程度使MOS晶体管的接通电阻降低。本专利技术的第二种解决方案提出的MOS晶体管组件具有一个源极区及一个汲极区，此源极区及汲极区系在具有第一种导电性或导电类型的半导体区内形成。同时这种MOS晶体管组件还具有一个位于源极区及汲极区之间、并经由一绝缘区被绝缘的闸电极组件。本专利技术的第二种解决方案提出的MOS晶体管组件的特征是，在源极区及汲极区之间背对闸电极组件直接与绝缘区相邻之处有一个第一种导电性或导电类型的局部最大掺杂物质浓度的区域，此区域之设置形成或可以形成一特别低的MOS晶体管组件的接通电阻。本专利技术的第二种解决方案的基本构想是调整及/或提高在源极区及汲极区之间的一个区域的掺杂物质浓度，以便形成一个第一种导电性或导电类型的局部最大掺杂物质浓度的区域。这样MOS晶体管组件的击穿电压就会随此区域的局部最大浓度值、位置、以及形状而变得过高。如此即可再次利用此过高的击穿电压使周围掺杂的浓度提高，同时过高的击穿电压也会随之降低，并达到使本专利技术的第二种解决方案的MOS晶体管组件的接通电阻降低的目的。本专利技术提出两种不同且彼此无关的解决方案，利用这两种解决方案提出的措施都可以达到降低接通电阻的目的。第一种解决方案的措施着重在沟槽结构的终端区(特别是在沟槽的次区)形成一雪崩击穿区。第二种解决方案的措施着重在源极区及汲极区之间形成一个局部最大掺杂浓度区。也可以将以上两种措施结合在一起，以达到更进一步降低MOS晶体管组件的接通电阻的目的。在本专利技术的第一种解决方案的一种实施方式中，MOS晶体管组件具有一个源极区及一个汲极区，此源极区及汲极区系在具有第一种导电性或导电类型的半导体区内形成，同时在源极区及汲极区之间的沟槽结构内还有一个经由一绝缘区被绝缘的闸电极组件，在源极区及汲极区之间背对闸电极组件直接与绝缘区相邻之处有一个第一种导电性或导电类型的局部最大掺杂物质浓度的区域，此区域之设置形成或可以形成一特别低的MOS晶体管组件的接通电阻。本专利技术的第二种解决方案的一种实施方式提出一种沟槽结构类型或沟槽类型的MOS晶体管组件，这种MOS晶体管组件具有一个在一半导体区内朝第一方向伸展的沟槽结构，此MOS晶体管组件的雪崩击穿区形成于沟槽结构的终端区或下方区(尤其是次区)，此形成方式形成或可以形成一特别低的MOS晶体管组件的接通电阻。使MOS晶体管组件的雪崩击穿区形成于沟槽结构的终端区或下方区(尤其是次区)的构想可以经由多种不同的方式获得实现。本专利技术的一种有利的MOS晶体管组件的实施方式是经由一个最大电场强度区来形成雪崩击穿区，或是经由这个最大电场强度区来定义雪崩击穿区的位置。这是不难做到的，例如经由源极区及/或汲极区及/或与其它相邻电子组件的相应配置即可达到此目的，这是因为这个MOS晶体管组件通常并凝是单独位于其所在的半导体区内，而是直接与其它的半导体组件相邻，例如直接与其它的晶体管或类似电子组件相邻。例如，本专利技术的一种有利的MOS晶体管组件的实施方式是在直接与绝缘区相邻的源极区及汲极区之间、且直接与背对闸电极之沟槽结构的终端区或下方区相邻的区域形成最大电场强度区。在此种实施方式中，最有利的作法是使最大电场强度区形成于与沟槽结构之下方区的沟槽壁直接相邻的位置，例如形成于沟槽底部附近。在本专利技术的另外一种MOS晶体管组件的有利的实施方式中，MOS晶体管组件的最大电场强度区是形成于直接与沟槽结构的终端区或下方区相邻且背对闸电极组件的源极区及汲极区之间的区域。在此种实施方式中，最有利的作法是使最大电场强度区形成于一空间电荷区，特别在崩溃电压下，此空间电荷区的范围位于本体区(或是本体强化区)及汲极区之间，特别是位于面对第二区、下方区、或是汲极区的那一半区域。在本专利技术的另外一种有利的MOS晶体管组件的实施方式中，位于半导体区内充作中间区的台面区在实质实质垂直于第一方向(特别是朝向一相邻半导体组件的方向)上的宽度为DMesa，这个宽度小于沟槽结构或沟槽本身在这个方向上的宽度DTrench，也就是说DMesa＜DTrench。只要缩短台面区的宽度就可以缩短相邻的电子组件之间的距离，这样做不仅可以提高半导体电子组件的集成密度，也可以降低MOS晶体管组件的接通电阻。在本专利技术的另外一种MOS晶体管组件的有利的实施方式中，位于半导体区内充作中间区的台面区在实质实质垂直于第一方向(特别是朝向一相邻半导体组件的方向)上的宽度为DMesa，这个宽度小于闸绝缘区(GOX)的最大厚度DGOX的2.5倍，也就是说DMesa＜2.5DGOX。要注意的是，台面区的宽度DMesa并不是能够无限制的缩小，而是只能够缩小至相邻的半导体组件或半导体电子组件之间的交相互作用不会超过容许范围的程度。也就是说，被台面区隔开的相邻的半导体组件的电场受到的影响程度不能对击穿电压造成负面的影响。如果所使用的MOS晶体管组件是一种绝缘区具有一场效板结构的场效板晶体管组件，则上本文档来自技高网...

【技术保护点】
一种沟槽结构或具沟槽结构之沟槽类型的ＭＯＳ晶体管组件，具有一个在一半导体区（２０）内朝第一方向伸展的沟槽结构（３０）其中： －－ＭＯＳ晶体管组件（１０）的雪崩击穿区（Ａ）形成于沟槽结构（３０）的终端区（３０ｕ）或下方区（３０ｕ）尤其是次区（３０ｂ），以此方式形成或可以形成一特别低的ＭＯＳ晶体管组件（１０）的接通电阻。

【技术特征摘要】
DE 2002-2-21 1020730901.一种沟槽结构或具沟槽结构之沟槽类型的MOS晶体管组件，具有一个在一半导体区(20)内朝第一方向伸展的沟槽结构(30)其中--MOS晶体管组件(10)的雪崩击穿区(A)形成于沟槽结构(30)的终端区(30u)或下方区(30u)尤其是次区(30b)，以此方式形成或可以形成一特别低的MOS晶体管组件(10)的接通电阻。2.如权利要求1的MOS晶体管组件，--具有一个源极区(S)及一个汲极区(D)，此源极区(S)及汲极区(D)系在具有第一种导电性或导电类型的半导体区(20)内形成，--在源极区及汲极区之间的沟槽结构(30)内还有一个经由一绝缘区(GOX)被绝缘的闸电极组件(G)，--在源极区(S)及汲极区(D)之间背对闸电极组件(G)直接与绝缘区(GOX)相邻之处有一个第一种导电性或导电类型的局部最大掺杂物质浓度的区域，以此方式--形成或可以形成一特别低的MOS晶体管组件(10)的接通电阻。3.一种MOS晶体管组件，--具有一个源极区(S)及一个汲极区(D)，此源极区(S)及汲极区(D)系在具有第一种导电性或导电类型的半导体区(20)内形成，以及--具有一个位于源极区及汲极区之间、并经由绝缘区(GOX)被绝缘的闸电极组件(G)，其中--在源极区(S)及汲极区(D)之间背对闸电极组件(G)直接与绝缘区(GOX)相邻之处设有一个第一种导电性或导电类型的局部最大掺杂物质浓度的区域，以此方式--形成或可以形成一特别低的MOS晶体管组件(10)的接通电阻。4.如权利要求3的MOS晶体管组件，--为一种沟槽结构类型或沟槽类型的MOS晶体管组件，具有一个在一半导体区(20)内朝第一方向伸展的沟槽结构(30)，且在此沟槽结构内部设有一闸电极组件(G)，--MOS晶体管组件(10)的雪崩击穿区(A)形成于沟槽结构(30)的终端区(30u)或下方区(30u)尤其是次区(30b)，以此方式--形成或可以形成一特别低的MOS晶体管组件(10)的接通电阻。5.如上述权利要求中任一项的MOS晶体管组件，其中MOS晶体管组件(10)的雪崩击穿区(A)系经由一个最大电场强度区(E)形成，或是经由这个最大电场强度区(E)来定义其位置。6.如权利要求5的MOS晶体管组件，其中最大电场强度区(E)是形成于直接与绝缘区(GOX)及沟槽结构(30)的终端区(30u)或下方区(30u)相邻且背对闸电极组件(G)的源极区(S)及汲极区(D)之间的区域。7.如权利要求5的MOS晶体管组件，其中最大电场强度区(E)是形成于直接与沟槽结构(30...

【专利技术属性】
技术研发人员：M曾德尔，F赫勒，R兰蒂尔，
申请(专利权)人：因芬尼昂技术股份公司，
类型：发明
国别省市：DE[德国]