半导体器件及其制造方法技术

提供一种导通电阻低、具有高速开关特性的半导体器件。该半导体器件由如下部件构成：ｎ－型外延层１２；形成于ｎ－型外延层１２上的ｐ型基极区域１３；形成于ｐ型基极区域１３上的ｎ＋型源极区域１４；沟道１５，从ｎ＋型源极区域１４的表面横穿该ｎ＋型源极区域１４和ｐ型基极区域１３形成，贯穿ｎ＋型源极区域１４，其深度比ｐ型基极区域１３的最深的底部浅，其底面下不存在ｐ型基极区域１３；经栅极绝缘膜１７形成于沟道１５的相对两侧面上、彼此分隔的栅极电极１８；和经绝缘膜１９形成于沟道１５的两侧面上的栅极电极１８间的导电性材料。（*该技术在2024年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种半导体器件，尤其涉及需要高速开关特性的具有纵向型MOS(Metal-Oxide-Semiconductor)栅极结构的。
技术介绍
以前，在半导体元件主面上形成沟道(trench沟)并利用其来形成的沟道/栅极结构，被应用于IGBT(Insulated Gate Bipolar Transistor)或MOSFET(Field Effect Transistor)等半导体元件中，尤其是在功率用等用途中为有用的结构。例如，具有沟道/栅极结构的MOSFET的开关速度快，电流容量大，得到数十伏-数百伏左右的耐压，所以被广泛用于便携型终端或个人计算机等的开关电源等中。尤其是随着电源系统的高速化、高效率化，在用于DC-DC转换器的功率MOSFET中，越来越重视降低元件的导通电阻、反馈容量。图10中示出现有沟道栅极型MOSFET的截面结构(例如参照专利文献1)。专利文献1特开平5-7002号公报但是，在图10所示的现有沟道栅极型MOSFET中，因为栅极电极101与n-型半导体层(漏极层)102的相对面积宽，所以栅极-漏极间的容量大。因此，导通截止时的镜面充电期间变长，不能期望本文档来自技高网...

【技术保护点】
一种半导体器件，其特征在于：具备第１导电型的第１半导体层；形成于所述第１半导体层上的第２导电型的第２半导体区域；选择地形成于所述第２半导体区域上的第１导电型的第３半导体区域；沟道，从所述第３半导体区域的表面横 穿所述第３半导体区域和所述第２半导体区域而形成，贯穿所述第３半导体区域，其深度比所述第２半导体区域的最深的底部浅，其底面下不存在第２半导体区域；经由栅极绝缘膜形成于所述沟道的相对的两侧面上、彼此分隔的栅极电极；和经由绝缘膜形 成于所述沟道的两侧面上的所述栅极电极间的导电性材料。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：小野升太郎，川口雄介，中川明夫，
申请(专利权)人：株式会社东芝，
类型：发明
国别省市：JP[日本]