半导体装置制造方法及图纸

本发明专利技术的半导体装置，包括半导体层（１０～１５），在上述半导体层上设置的栅极绝缘膜（１６），在上述栅极绝缘膜上设置的栅极电极（１７），上述半导体层中从俯视来看在上述栅极电极的两侧设置的第一导电型的源极区域（２０ａ）和漏极区域（２０ｂ），上述半导体层中在上述源极区域和上述漏极区域之间，从其与上述栅极绝缘膜的界面向下顺序设置的第二导电型的间隙层（２５）、沟道区域（２４）和沟道下方区域（２３、２２）和向上述沟道下方区域施加电压用的偏压电极部件（Ｖｂｓ），上述沟道区域由第一半导体构成，上述间隙层和沟道下方区域分别由带隙比上述第一半导体大的第二半导体和第三半导体构成，与上述栅极电极独立且可施加电压地设置上述偏压电极部件。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及包括异型接合型MIS晶体管的半导体装置，尤其涉及维持了动作速度且实现了低电压化的半导体装置。
技术介绍
近年来，广泛使用由电池驱动进行的便携信息终端装置。这种装置中，为延长电池寿命，强烈希望维持高速动作性且降低电源电压。这里，由互补型MIS器件(cMIS器件)所构成的电路的消耗功率(P load)主要通过负载的充放电产生，而由下式(1)表示。P load＝f·C load·VDD2(1)这里，f是负载的驱动频率，C load是负载电容，VDD是电源电压。由上式(1)，可以明白降低电源电压VDD对于低消耗功率化是非常有效的。但是，通常，若降低电源电压，MIS晶体管的动作速度也降低了。因此，要求维持MIS晶体管的高速动作性，且同时实现电源电压的低电压化。MIS晶体管中，为了在低的电源电压下确保高打开电流，且实现高速动作(即，高驱动力)，虽然降低MIS晶体管的门限值电压是有效的，但是通常若降低门限值电压，则亚阈值(subthreshold)的泄漏电流呈指数函数增加。在包括cMIS器件的电路中，由于待机时没有因负载的充放电产生的消耗功率，所以芯片的消耗功率中由亚阈值的泄漏电流产生的功率消耗的比率变大。作为减小这种待机时的亚阈值的泄漏电流的技术，例如有如文献1(T.Kuroda et.Al.，“A 0.9V，150-MHz，10-mW，4mm2，2-D Discrete Cosine Transform Core Processor withVariable Threshold-Voltage(VT)Scheme，”IEEE J.Solid-State Circuits，vol.31，1996，p.1770.)所记载的，有根据基板偏压的变化来控制门限值电压的VTMIS器件(Variable Threshold-Voltage MIS器件)。在VTMIS器件中，动作时通过减弱施加基板偏压、降低MIS晶体管的门限值电压，而确保高速运动，另一方面，在待机时，通过增强施加基板偏压，提高MIS晶体管的门限值电压而抑制泄漏电流。另外，同样，文献2(特开2000-260991号公报的段落0004～0007)中记载了要通过基板偏压的变化来控制门限值电压的MOS晶体管。但是，这种VTMIS器件中，存在下面的问题。为实现MIS晶体管的动作时的高速动作和待机时的低泄漏电流，必须根据基板偏压的变化来大大偏移MIS晶体管的门限值电压。但是，今后，若电源电压更加低电压化，得到MIS晶体管的门限值电压的大大偏移是困难的。即，由下式(2)表示由基板偏压变化(ΔVbs)产生的门限值电压的变化(ΔVth)。ΔVth＝γ·ΔVbs(2)这里，γ是基板的偏压系数。但是，如文献3(T.Hiramoto et.Al.，“Low Power and Low VoltageMOSFETs with Variable Threshold Voltage Controlled by Back-Bias，”IEICE Trans.Electron.，vol.E83-C，2000，p.161)所记载的，门限值电压Vth的降低和基板偏压系数γ的提高为折衷关系，在门限值电压Vth低的MIS晶体管中，基板偏压系数γ也减小了。因此，为了低电压化MIS晶体管的电源电压且得到高速动作(即，高驱动力)，若降低动作时的门限值电压Vth，随之基板系数γ也减少，所以从式(2)可看出，门限值电压Vth的变化量ΔVth减小。即，即使在MIS晶体管的待机时施加强的基板偏压，待机时的门限值电压Vth动作时的变化量ΔVth不充分大。结果，有充分抑制MIS晶体管的亚阈值的泄漏电流困难的危险。另外，文献4(特开2001-210831号公报)中公开了减小门限值电压、动作电压范围宽的MIS晶体管。
技术实现思路
本专利技术的目的是提供一种半导体装置，通过寻求用于边降低MIS晶体管的门限值电压，边充分大地确保偏压系数γ用的手段，确保晶体管的高速动作，并实现低关闭泄漏电流。并且，为实现这些目的，本专利技术的半导体装置，包括半导体层；栅极绝缘膜，设置在所述半导体层上；栅极电极，设置在所述栅极绝缘膜上；第一导电型的源极区域和漏极区域，在所述半导体层中俯视来看设置在所述栅极电极的两侧；所述半导体层中在所述源极区域和所述漏极区域之间，从其与所述栅极绝缘膜的界面向下依次设置的间隙层、沟道区域和第二导电型的沟道下方区域；偏压电极部件，用于向所述沟道下方区域施加电压。所述沟道区域由第一半导体构成；所述间隙层和沟道下方区域分别由带隙比所述第一半导体大的第二半导体和第三半导体构成；与所述栅极电极相独立且可施加电压地设置所述偏压电极部件。施加给所述偏压电极部件的电压优选为0V时的门限值电压的绝对值为0.2V以下。另外，所述沟道下方区域的不纯物浓度优选为1×1018cm-3以上。另外，优选施加给所述偏压电极部件的电压为0V左右时的门限值电压相对施加电压的变化的变化率的绝对值是0.45以上。优选为，在向所述偏压电极部件施加分别沿顺方向和反方向偏置所述漏极区域或源极区域和所述间隙层、沟道区域和沟道下方区域之间形成的结的顺偏压电压和反偏压电压的情况下，门限值电压对于顺偏压电压施加时的施加电压的变化的变化率相对门限值电压对于反偏压施加时的施加电压的变化的变化率的比是1.3以上。优选为，门限值电压对于顺偏压电压施加时的施加电压的变化的变化率相对门限值电压对于上述反偏压电压施加时的施加电压的变化的的变化率的比是1.318以上。另外，所述间隙层的厚度优选是1nm以上10nm以下。所述第一半导体也可以是包含SiGe来作为主成份的半导体，所述第二半导体和第三半导体由Si构成。另外，所述源极区域和漏极区域具有p型导电性，在预定条件下也可在所述沟道区域上形成p沟道。另外，所述第一半导体也可以是包含SiGeC来作为主成份的半导体，所述第二半导体和第三半导体也可以由Si构成。另外，所述源极区域和漏极区域具有n型的导电性，在预定条件下也可在所述沟道区域下形成n沟道。另外，在所述沟道下方区域上也可以掺杂硼。另外，在所述半导体的下方也可以设置绝缘体层。另外，包括由权利要求1所述的半导体装置构成的第一半导体装置和第二半导体装置；在所述第一半导体装置中所述源极区域和漏极区域具有p型的导电性，同时，在所述沟道区域在预定条件下形成p沟道；在所述第二半导体装置中所述源极区域和漏极区域具有n型导电性，同时，在所述沟道区域在预定条件下形成n沟道。另外，在所述第一半导体装置和所述第二半导体装置中，所述第一半导体也可以是包含SiGeC来作为主成份的半导体，所述第二半导体和第三半导体由Si构成。在参照附图的情况下，可以从下面的优选实施方式的细节中明白本专利技术的上述目的、其他目的、特征和优点。附图说明图1(a)，(b)是将本专利技术的第一实施方式的SiGe层用于沟道的异型接合型的pHVTMISFET的截面图和平面图；图2(a)，(b)，(c)是通过图1(a)，(b)的pHVTMISFET的栅极电极、栅极绝缘膜、Si间隙层、SiGe沟道区域24、n-Si层和Si主体区域的截面的能带图，图2(a)是嵌入状态的能带图，图2(b)是栅极偏压施加时(动作时)的能带图，图2(c)是没本文档来自技高网...

【技术保护点】
一种半导体装置，其特征在于，包括：半导体层；栅极绝缘膜，设置在所述半导体层上；栅极电极，设置在所述栅极绝缘膜上；第一导电型的源极区域和漏极区域，设置在所述半导体层中从俯视来看所述栅极电极的两侧；所述半 导体层中在所述源极区域和所述漏极区域之间，从其与所述栅极绝缘膜的界面向下依次设置的间隙层、沟道区域和第二导电型的沟道下方区域；以及偏压电极部件，用于向所述沟道下方区域施加电压，所述沟道区域由第一半导体构成，所述间隙层 和沟道下方区域分别由带隙比所述第一半导体大的第二半导体和第三半导体构成，与所述栅极电极相独立且可施加电压地设置所述偏压电极部件。

【技术特征摘要】
JP 2002-1-21 11833/20021.一种半导体装置，其特征在于，包括半导体层；栅极绝缘膜，设置在所述半导体层上；栅极电极，设置在所述栅极绝缘膜上；第一导电型的源极区域和漏极区域，设置在所述半导体层中从俯视来看所述栅极电极的两侧；所述半导体层中在所述源极区域和所述漏极区域之间，从其与所述栅极绝缘膜的界面向下依次设置的间隙层、沟道区域和第二导电型的沟道下方区域；以及偏压电极部件，用于向所述沟道下方区域施加电压，所述沟道区域由第一半导体构成，所述间隙层和沟道下方区域分别由带隙比所述第一半导体大的第二半导体和第三半导体构成，与所述栅极电极相独立且可施加电压地设置所述偏压电极部件。2.根据权利要求1所述的半导体装置，其特征在于施加给所述偏压电极部件的电压为0V时的门限值电压绝对值为0.2V以下。3.根据权利要求1所述的半导体装置，其特征在于所述沟道下方区域的不纯物浓度为1×1018cm-3以上。4.根据权利要求1所述的半导体装置，其特征在于施加给所述偏压电极部件的电压为0V左右时的门限值电压相对施加电压的变化的变化率的绝对值是0.45以上。5.根据权利要求1所述的半导体装置，其特征在于在向所述偏压电极部件施加分别沿顺方向和反方向使所述漏极区域或源极区域和所述间隙层、沟道区域和沟道下方区域之间形成的结偏置的顺偏压电压和反偏压电压的情况下，门限值电压对于顺偏压电压施加时的施加电压的变化的变化率相对门限值电压对于反偏压电压施加时的施加电压的变化的变化率的比是1.3以上。6.根...

【专利技术属性】
技术研发人员：高木刚，
申请(专利权)人：松下电器产业株式会社，
类型：发明
国别省市：JP[日本]