具有沟槽型选择栅极的快闪存储器及制造方法技术

本发明专利技术公开一种快闪存储器及制造方法，其中存储单元在叠置且自对准的浮置和控制栅极之间的沟槽中形成有选择栅极，埋置的源和漏极区通过选择栅极选通。擦除路径形成在浮置栅极的凸出的圆化边缘和选择栅极之间，编程路径从选择栅极和浮置栅极之间的中间沟道区延伸穿过栅极氧化物抵达浮置栅极的边缘。根据阵列结构，沟槽型选择栅极可以提供在浮置和控制栅极的一侧或两侧上，且叠置的栅极和覆盖它们的电介质用作蚀刻衬底和其它材料以形成沟槽时使用的自对准掩模。（*该技术在2024年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及半导体存储器件，特别涉及自对准分裂栅极快闪存储器及其制造方法。
技术介绍
目前可用的非易失存储器有几种形式，包括电可编程只读存储器(EPROM)、电可擦除可编程只读存储器(EEPROM)以及快闪EEPROM。快闪存储器已广泛用在如存储器卡、个人数字助手(PDA’s)以及MP3播放器等的装置中进行大容量数据存储。这些应用需要高密度的存储器，存储器具有较小的单元尺寸以及较低的制造成本。通常，有两种基本类型的非易失性存储单元(memory cell)结构叠置栅极和分裂栅极(split-gate)。叠置栅极存储单元通常具有浮置栅极(floating gate)和控制栅极，控制栅极设置在浮置栅极的正上方。在分裂栅极单元中，控制栅极仍然设置在浮置栅极的上面，但相对浮置栅极横向地偏移。用于叠置栅极单元的制造工艺通常比用于分裂栅极单元的制造工艺简单。然而，叠置栅极单元具有分裂栅极单元所没有的过擦除问题。通常通过擦除周期之后将单元的阈值电压保持在约1.0-2.0伏的范围内来解决该问题，然而这增加了电路设计的复杂性。虽然分裂栅极存储单元不存在过擦除问题，但它通常包括称做选择栅极的附加栅本文档来自技高网...

【技术保护点】
一种快闪存储器，包括：衬底；浮置栅极；叠置在浮置栅极之上的控制栅极；浮置栅极一侧的衬底中的沟槽；部分在沟槽内且部分沿浮置栅极和控制栅极的该侧设置的选择栅极；以及选择栅极和浮置栅极附近衬底中的源极区和漏极区。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：范德慈，吕荣章，陈秋峰，普拉蒂普滕塔索德，
申请(专利权)人：前讯系统股份有限公司，
类型：发明
国别省市：71[中国|台湾]