具有场电极的晶体管器件制造技术

公开了一种晶体管器件。晶体管器件包括：多个场结构，其在半导体本体中限定多个半导体台面区域，并且每一个均包括场电极和场电极电介质；多个栅极结构，位于每一个半导体台面区域中，其中每个栅极结构均包括栅电极和栅极电介质，并且被布置在半导体台面区域的沟槽中；多个本体区域、多个源极区域和漂移区域。每个本体区域均邻接多个栅极结构中的至少一个的栅极电介质，并且位于所述多个源极区域中的一个源极区域和漂移区域之间。

【技术实现步骤摘要】

本公开总体上涉及晶体管器件，具体地，涉及包括场电极的晶体管器件。
技术介绍
例如，诸如MOSFET(金属氧化物半导体场效应晶体管)的晶体管器件被广泛用作汽车、工业或家用领域的不同类型的电子应用中的开关。晶体管器件的一个关键参数是电压闭锁功能，其限定晶体管器件可以在截止(关闭)状态下承受的最大电压电平。另一个关键参数是特定导通电阻(RonxA)，其是导通状态(打开状态)的电阻与要求实现晶体管器件的芯片面积的乘积。持续要求以给定的电压闭锁能力降低特定导通电阻的晶体管器件的设计。
技术实现思路
一个实施例涉及一种晶体管器件。该晶体管器件包括：多个场结构，在半导体本体中限定多个半导体台面区域(mesaregion)，并且每一个均包括场电极和场电极电介质；多个栅极结构，位于每一个半导体台面区域中，其中每个栅极结构均包括栅电极和栅极电介质，并且布置在半导体台面区域的沟槽中。晶体管器件还包括多个本体区域、多个源极区域、以及漂移区域，其中每个本体区域均邻接多个栅极结构中的至少一个结构的栅极电介质，并且位于多个源极区域中的一个源极区域和漂移区域之间。附图说明以下参照附图解释示例。附图用于示出特定的原理，使得仅示出用于理解这些原理的那些方面。附图没有按比例绘制。在附图中，相同的参考标号表示类似的部件。图1示出了根据一个实施例的晶体管器件的垂直截面图；图2示出了图1所示晶体管器件中的一个台面区域中的栅极结构的放大图；图3A至图3E示出了根据一个实施例的一个晶体管器件的不同垂直和水平截面图；图4示出了多个场结构的一个实施例；图5示出了多个场结构的另一实施例；以及图6示出了根据另一实施例的晶体管器件的垂直截面图。具体实施方式在以下详细描述中，对附图进行参照。附图形成说明书的一部分别并且示出了可以实践本专利技术的具体实施例。应该理解，本文描述的各个实施例的特征可以相互组合，除非另有指定。图1示出了根据一个实施例的晶体管器件的一个区域(部分)的垂直截面图。晶体管器件包括半导体本体100，其具有第一表面101以及与第一表面101相对的第二表面102。半导体本体100可以包括传统的半导体材料，诸如硅(Si)、碳化硅(SiC)、氮化镓(GaN)、砷化镓(GaAs)等。参照图1，晶体管器件包括多个场结构30。这些场结构30在半导体本体中限定多个半导体台面区域110，并且每一个都包括场电极31和场电极电介质32。每个场结构的场电极电介质32均将对应的场电极31与半导体本体100绝缘。这些场结构30中的每一个都布置在从第一表面101延伸到半导体本体100中的沟槽中。多个台面区域110中的每一个都是半导体本体100位于两个相邻场结构30之间的区域。为了解释的目的，图1仅示出了通过三个场结构30限定的两个半导体台面区域110。然而，整体的晶体管器件可以包括多达几万个、甚至几十万个半导体台面区域110。场电极31可以包括传统的电极材料，诸如金属或重掺杂多晶硅半导体材料(诸如多晶硅)。场电极电介质32可以包括传统的介电材料，诸如氧化物、氮化物或它们的组合。参照图1，在每个半导体台面区域110中，具有多个栅极结构20。每个栅极结构20均包括栅电极21和栅极电介质22。每个栅极结构的栅极电介质22均将对应的栅电极21与半导体本体100电绝缘。栅电极21可以包括传统的电极材料，诸如金属或重掺杂多晶硅半导体材料(诸如多晶硅)。每个栅极结构20均布置在从第一表面101延伸到半导体本体100中的沟槽中。在图中所示的实施例中，容纳栅极结构20的沟槽不同于容纳场结构30的沟槽。在图1所示实施例中，每个台面区域110均包括三个栅极结构20。然而，这仅仅是示例。通常，每个台面区域110包括两个以上的栅极结构20。多个台面区域110中的每一个均可以包括相同数量的栅极结构20。根据另一实施例，栅极结构20的数量可以在个别的台面区域110中不同。参照图1，晶体管器件还在每个台面区域110中包括多个本体区域12、多个源极区域13和部分漂移区域11。多个本体区域12中的每一个均与至少一个栅电极12相邻并通过对应的栅极电介质22与至少一个栅电极21电绝缘。此外，每个本体区域12均将多个源极区域13中的对应一个与漂移区域11分离。根据一个实施例，每个本体区域12均与漂移区域11形成pn结。晶体管器件还包括漏极区域14。参照图1，漏极区域14可以在本体区域12的相对侧上邻接漂移区域11。根据另一实施例(未示出)，与漂移区域11具有相同掺杂类型但比漂移区域11更加重掺杂的场停止区域被布置在漂移区域11和漏极区域14之间。在图1所示实施例中，在半导体本体100的垂直方向上，各场结构30与漏极区域14隔开。根据另一实施例(未示出)，在半导体本体100的垂直方向上，场结构30延伸到漏极区域14中。半导体本体100的“垂直方向”是分别垂直于第一表面101和第二表面102的方向。参照图1，各栅电极21电连接至栅极节点G，各源极区域13电连接至源极节点S，以及漏极区域14电连接至漏极节点D。这些电连接仅在图1中示意性示出。根据一个实施例，不仅源极区域13，而且本体区域12也连接至源极节点S。然而，本体区域12和源极节点S之间的这种连接在图1中未示出。这些电连接可以以第一表面101的顶部上的布线(金属化)层来实施。这些布线层可以通过绝缘层相互绝缘且与半导体本体100绝缘。具体地，晶体管可以包括直接位于第一表面101上的钝化(绝缘)层。源极区域13和栅电极31可以通过钝化层中的过孔连接至对应的布线层。然而，这些布线层、过孔和绝缘层在图1中未示出。图1所示的晶体管器件是FET(场效应晶体管)，更具体地是MOSFET(金属氧化物半导体场效应晶体管)。应该注意，术语MOSFET在本文用于表示具有绝缘栅电极的任何类型的场效应晶体管(通常称为IGFET)，而与栅电极21包括金属或者另一种类型的导电材料无关，并且与栅极电介质22包括氧化物或者另一种类型的介电绝缘材料无关。晶体管器件可以实施为n型MOSFET或p型MOSFET。在n型MOSFET中，源极区域13、漂移区域11和漏极区域14是n掺杂的，而本体区域12是p掺杂的。在p型MOSFET中，源极区域13、漂移区域11和漏极区域14是p掺杂的，而本体区域本文档来自技高网...

【技术保护点】
一种晶体管器件，包括：多个场结构，在半导体本体中限定多个半导体台面区域，并且每个场结构均包括场电极和场电极电介质；多个栅极结构，位于每个半导体台面区域中，其中每个栅极结构均包括栅电极和栅极电介质并且被布置在所述半导体台面区域的沟槽中；以及多个本体区域、多个源极区域和漂移区域，其中每个本体区域均邻接所述多个栅极结构中的至少一个栅极结构的栅极电介质，并且位于所述多个源极区域中的一个源极区域与所述漂移区域之间。

【技术特征摘要】
2014.12.22 DE 102014119395.41.一种晶体管器件，包括：
多个场结构，在半导体本体中限定多个半导体台面区域，并且
每个场结构均包括场电极和场电极电介质；
多个栅极结构，位于每个半导体台面区域中，其中每个栅极结
构均包括栅电极和栅极电介质并且被布置在所述半导体台面区域的
沟槽中；以及
多个本体区域、多个源极区域和漂移区域，
其中每个本体区域均邻接所述多个栅极结构中的至少一个栅极
结构的栅极电介质，并且位于所述多个源极区域中的一个源极区域
与所述漂移区域之间。
2.根据权利要求1所述的晶体管器件，还包括漏极区域，
其中所述漂移区域被布置在所述多个本体区域和所述漏极区域
之间。
3.根据权利要求1所述的晶体管器件，其中所述漂移区域至少
部分地布置在所述多个台面区域中。
4.根据权利要求3所述的晶体管器件，其中所述漂移区域邻接
每个台面区域中的两个相邻场结构的场电极电介质。
5.根据权利要求1所述的晶体管器件，还包括：
栅极节点，电连接至所述多个栅电极中的每一个栅电极；
源极节点，电连接至所述多个源极区域中的每一个源极区域；
以及
漏极节点，电连接至所述漏极区域。
6.根据权利要求5所述的晶体管器件，其中所述多个场电极中
的每一个场电极均连接至所述源极节点。
7.根据权利要求5所述的晶体管器件，其中所述多个场电极中
的每一个场电极均连接至所述栅极节点。
8.根据权利要求1所述的晶体管器件，其中每个半导体台面区

\t域均包括两个以上的栅极结构。
9.根据权利要求1所述的晶体管器件，
其中所述多个本体区域包括第一组...

【专利技术属性】
技术研发人员：C·坎彭，M·聪德尔，
申请(专利权)人：英飞凌科技股份有限公司，
类型：发明
国别省市：德国;DE