掩模式只读存储器的结构及其制造方法技术

一种罩幕式只读存储器的结构及其制造方法，此结构包括一基底；一埋入式位线，配置在基底中；一图案化的堆栈层，配置在部分基底的表面上，其中此堆栈层由一第一介电层、一终止层以及一第二介电层所构成；一栅氧化层，配置在部分基底的表面上；以及一字符线，横跨于埋入式位线的上方，而构成数个编码存储单元，其中在这些编码存储单元中，具有堆栈层者为一逻辑状态“０”，而具有栅氧化层者为一逻辑状态“１”。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术是有关于一种存储器的结构及其制造方法，且特别是有关于一种罩幕式只读存储器(Mask ROM)的结构及其制造方法。
技术介绍
一般罩幕式只读存储器的结构包括数条位线(Bit Line，BL)以及横跨于位线上的数条多晶硅字符线(Word Line，WL)。而位于字符线下方以及两相邻位线之间的区域则是存储单元的通道区。对某些罩幕式只读存储器而言，其程序化的方法为利用于通道中植入离子与否，来储存数据“0”或“1”。而此种将离子植入于特定的通道区域的工艺又称为编码布植工艺。通常罩幕式只读存储器的编码布植工艺，为首先利用一光罩将形成于基底上的光阻层图案化，而暴露欲编码的通道区。接着，再以此图案化的光阻层为罩幕进行一离子植入工艺，以将离子植入于预定编码的通道域中。然而，罩幕式只读存储器的编码布植工艺中用来作为编码罩幕的光罩，通常会因电路设计的需求而在同一光罩上形成单一(Isolated)图案区与密集(Dense)图案区。然而，在进行图案转移的曝光步骤时，由于单一图案区的曝光的光强度较密集图案区的曝光的光强度为强，因此容易使密集图案区与单一图案区中的曝光图案因为光学邻近效应(Optical Proximity Effect，OPE)，而使关键尺寸产生偏差。如此，将会使罩幕式只读存储器在进行通道离子植入步骤时，导致离子植入区块的位置发生对不准(Misalignment)的现象，进而造成只读存储器存储单元内的数据错误，影响存储器的操作性能，使产品的可靠性降低。公知方法中，为了解决罩幕式只读存储器的编码罩幕的密集图案区与单一图案区的曝光图案的关键尺寸不一致的问题，大多是利用光学邻近校正法(Optical Proximity Correction，OPC)或是相移式光罩(Phase Shift Mask，PSM)技术等等。其中，光学邻近校正法是利用辅助图案的设计以消除邻近效应所造成的关键尺寸偏差现象。然而，此种方式必须设计具有特殊图案的光罩。因此，其除了光罩制作较为费时之外，更提高了制造光罩的困难度与制造成本。此外，在光罩制造完成之后，要进行光罩图案的缺陷改良(Debug)也极为不易。另外，在公知方法中，倘若编码布植工艺所使用的编码罩幕有对准失误或是关键尺寸产生偏差的问题时，亦会使原先预定植入于通道区中的编码离子扩散至埋入式位线中。如此，将使得埋入式位线中的离子浓度改变，而使得埋入式位线的电流不足。
技术实现思路
因此，本专利技术的目的就是在提供一种，以避免因编码离子扩散至埋入式位线中，而导致埋入式位线的电流不足的问题。本专利技术的再目的就是在提供一种，以避免公知利用编码布植工艺以进行存储器元件的编码时，会有单一图案区与密集图案区的关键尺寸产生偏差的问题。本专利技术的另一目的是提供一种，在不需光学邻近校正法以及相移式光罩技术的前提下，便能精确的将罩幕式只读存储器完成编码，借以降低制作成本。本专利技术提出一种罩幕式只读存储器的结构，其包括一基底、一埋入式位线、一图案化的堆栈层、一栅氧化层以及一字符线。其中，埋入式位线配置在基底中。堆栈层配置在部分基底的表面上，其中此堆栈层由一第一介电层、一终止层以及一第二介电层所构成。在本专利技术中，第一介电层与第二介电层的材质例如是氧化硅，而终止层的材质例如是氮化硅或氮氧化硅。另外，栅氧化层配置在部分基底的表面上。而字符线横跨于埋入式位线的上方，而构成数个编码存储单元，其中在这些编码存储单元中，具有堆栈层者具有一第一数据(例如逻辑状态“0”)，而具有栅氧化层者具有一第二数据(例如逻辑状态“1”)。本专利技术提出一种罩幕式只读存储器的制造方法，此方法首先在一基底上形成由一第一介电层、一终止层以及一第二介电层所构成的一堆栈层。其中，第一介电层与第二介电层的材质例如是氧化硅，而终止层的材质例如是氮化硅或氮氧化硅。接着，利用堆栈层作为一植入罩幕进行一离子植入步骤，以在未被堆栈层覆盖的基底中形成一埋入式位线。之后，在基底的上方形成一第一光阻层，其中第一光阻层上具有一第一线/间距图案，在本专利技术中，第一线/间距图案是由与埋入式位线垂直的多个沟渠图案所构成。继之，移除未被第一光阻层所覆盖的第二介电层与终止层，而暴露出第一介电层。在将第一光阻层移除之后，于基底的上方形成一第二光阻层，其中第二光阻层上具有一第二线/间距图案，且第二线/间距图案所延伸的方向是与第一线/间距图案所延伸的方向不同。在本专利技术中，第一线/间距图案所延伸的方向与第二线/问距图案所延伸的方向垂直，而且第二线/间距图案由与埋入式位线平行的多个沟渠图案所构成。之后，以第二光阻层与终止层作为一蚀刻罩幕移除部分第二介电层与第一介电层，而暴露出基底与终止层。接着，在暴露的基底的表面形成一栅氧化层。然后，以垂直于埋入式位线的方向在基底的上方形成一字符线，而构成多个编码存储单元，其中这些编码存储单元中，具有堆栈层者为一逻辑状态“0”，而具有栅氧化层者为一逻辑状态“1”。本专利技术的，由于其编码的方法并非使用编码布植工艺，因此可避免公知方法会有编码离子扩散至埋入式位线中，而造成埋入式位线电流不足的问题。本专利技术的，由于其利用图案化的堆栈层以对存储器元件作编码，因此可避免公知方法于形成编码罩幕层时，会有单一图案区与密集图案区的关键尺寸不一致的问题。本专利技术的，由于其编码的过程中不需利用复杂的光学邻近校正法或相移式光罩技术，因此可大幅降低制作成本。附图说明图1A至图1F是依照本专利技术一较佳实施例的罩幕式只读存储器的制造流程剖面示意图；以及图2是依照本专利技术一较佳实施例的罩幕式只读存储器元件的剖面示意图。100基底102、102a第一介电层104、104a终止层106、106a、106b第二介电层107堆栈层108埋入式位线109、114光阻层110、116线/间距图案(沟渠图案)112、118开口120栅氧化层122字符线200、300光罩202、302开口图案 具体实施例方式图1A至图1F所示，其为依照本专利技术一较佳实施例的罩幕式只读存储器的制造流程剖面示意图。请参照图1A，首先在一基底100上形成由一第一介电层102、一终止层104以及一第二介电层106所构成的一堆栈层107。其中，形成堆栈层107的方法例如是先于基底100上依序沉积一第一介电材质层(未绘示)、一终止材质层(未绘示)以及一第二介电材质层(未绘示)，之后利用一微影蚀刻工艺以图案化第二介电材质层、终止材质层(未绘示)以及第一介电材质层而形成。在本实施例中，第一介电层102与第二介电层106的材质例如是氧化硅，而终止层104的材质例如是氮化硅或氮氧化硅。而且第一介电层102的厚度例如是200埃至800埃，终止层104的厚度例如是20埃至80埃，而第二介电层106的厚度例如是200埃至800埃。接着，利用堆栈层107作为一植入罩幕进行一离子植入步骤，以在未被堆栈层107所覆盖的基底100中形成一埋入式位线108。之后，请参照图1B，在基底100上形成一光阻层109，覆盖住堆栈层107。接着，于光阻层109的上方设置一光罩200。其中，光罩200上具有一第一线/间距图案，在此，光罩200上的第一线/间距图案系由多个矩形的开口图案202所构成。继之，进行一微影工艺，以将光罩200上的图案转移至光阻层109上，而于光阻层本文档来自技高网...

【技术保护点】
一种罩幕式只读存储器的结构，其特征是，该结构包括：　　　　一基底；　　　　一埋入式位线，配置在该基底中；　　　　一图案化的堆栈层，配置在部分该基底的表面上，其中该堆栈层由一第一介电层、一终止层以及一第二介电层所构成；　　　　一栅氧化层，配置在部分该基底的表面上；以及　　　　一字符线，横跨于该埋入式位线的上方，而构成数个编码存储单元，其中该些编码存储单元中，具有该堆栈层者具有一第一数据状态，而具有该栅氧化层者具有一第二数据状态。

【技术特征摘要】
1.一种罩幕式只读存储器的结构，其特征是，该结构包括一基底；一埋入式位线，配置在该基底中；一图案化的堆栈层，配置在部分该基底的表面上，其中该堆栈层由一第一介电层、一终止层以及一第二介电层所构成；一栅氧化层，配置在部分该基底的表面上；以及一字符线，横跨于该埋入式位线的上方，而构成数个编码存储单元，其中该些编码存储单元中，具有该堆栈层者具有一第一数据状态，而具有该栅氧化层者具有一第二数据状态。2.如权利要求1所述的罩幕式只读存储器的结构，其特征是，该堆栈层由一第一氧化硅层、一氮氧化硅层以及一第二氧化硅层所构成。3.如权利要求1所述的罩幕式只读存储器的结构，其特征是，该堆栈层由一第一氧化硅层、一氮化硅层以及一第二氧化硅层所构成。4.如权利要求1所述的罩幕式只读存储器的结构，其特征是，该第一介电层的厚度为200埃至800埃。5.如权利要求1所述的罩幕式只读存储器的结构，其特征是，该终止层的厚度为20埃至80埃。6.如权利要求1所述的罩幕式只读存储器的结构，其特征是，该第二介电层的厚度为200埃至800埃。7.一种罩幕式只读存储器的制造方法，其特征是，该制造方法包括在一基底上形成由一第一介电层、一终止层以及一第二介电层所构成的一堆栈层；在未被该堆栈层覆盖的该基底中形成一埋入式位线；在该基底上形成一第一光阻层，其中该第一光阻层上具有一第一线/间距图案；移除未被该第一光阻层所覆盖的该第二介电层与该终止层，暴露出该第一介电层；移除该第一光阻层；在该基底上方形成一第二光阻层，其中该第二光阻层上具有一第二线/间距图案，且该第二线/间距图案所延伸的方向与该第一线/间距图案所延伸的方向不同...

【专利技术属性】
技术研发人员：张庆裕，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]